適用于一個具>30MHz 帶寬、64dB SNR 和 80dB SFDR之 325MHz IF采樣系統(tǒng)的基準時鐘分配
在 RF 接收器中，通過基準時鐘緩沖和分配引入的時鐘抖動可能限制可實現(xiàn)的系統(tǒng)性能。為了獲得寬松的前端濾波器要求而采用相對較高的中頻 (IF) 時，對低抖動的要求會進一步提高。本文詳細探討了 325MHz IF 采樣系統(tǒng)的設計，并提出了將正弦波基準信號轉(zhuǎn)換為一對差分 LVPECL 時鐘的時鐘緩沖器和分配器，該時鐘緩沖器和分配器適用于驅(qū)動高速 ADC，而且驅(qū)動高速 ADC 時，最大限度地減小了所引入的抖動。
系統(tǒng)描述
在 IF 采樣 (或欠采樣) 系統(tǒng)中，ADC 完成 RF 接收器中最后一級下變頻。IF 越高，RF 前端的鏡頻抑制濾波器的陡度就越小，這有助于減小濾波器的成本、尺寸和插入損耗，并進一步減少對放大的需求，這反過來會導致更低的成本和功耗。圖 1 所示為一個典型和采用 IF 采樣的 RF 接收器鏈路。
圖 1：典型單 IF 級 RF 接收器方塊圖
設計接收器時，采用相對較高 IF的缺點是，在對較高頻率的模擬輸入信號采樣時，系統(tǒng)性能規(guī)格更容易受到 ADC 性能降低的影響。例如，在輸入頻率較高時，ADC 的無寄生動態(tài)范圍 (SFDR) 變差了。更重要的是，在對更快速的輸入采樣時，ADC 的孔徑抖動和時鐘抖動相結(jié)合，限定了可實現(xiàn)的信噪比 (SNR)。
時鐘抖動的影響可以通過比較由于時鐘抖動所引起的電壓誤差值、同時采用相同的 ADC 和時鐘對兩個擺動信號 (其中一個信號的斜率高于另一個信號) 進行采樣來演示。該時鐘具有相同的時間抖動量 (tJ 的單位為 s-RMS)，并按圖 2 所示對兩個信號實施采樣。對于移動速度較快的信號，因時鐘抖動而引起的不確定性確實較高，因此，當模擬輸入具有較高的頻率分量時，時鐘抖動是一個限制 SNR 指標的主要 (如果不是主導的話) 誤差源。所以，盡可能地抑制 ADC 時鐘 (在圖 1 中表示為 IF 采樣時鐘) 的抖動是最重要的。
圖 2：在對緩慢和快速擺動信號進行數(shù)字化處理的過程中時鐘抖動所造成的影響
為了避免在 ADC 時鐘輸入端上發(fā)生 AM 至 PM 噪聲轉(zhuǎn)換，該時鐘應具有一個高的擺率，理想情況下是一個方波。ADC 的時鐘輸入起一個限幅器的作用，其獲取一個信號并通過在輸入信號的零 (或某些其他的基準) 交叉點上做出決策來對此信號進行方波處理。當輸入信號具有一個緩慢的擺率時 (比如在一個低頻和/或低幅正弦波中，與方波相比，信號通過零交叉點類似于慢動作)，將發(fā)生 AM 至 PM 噪聲轉(zhuǎn)換。假如存在任何類型的 AM 噪聲 (例如：電阻器熱噪聲，來自于電源的耦合噪聲等)，則輸入信號的零交叉點在隨后的脈沖邊緣之間變得不一致，從而導致在限幅器的輸出端上產(chǎn)生抖動;于是，AM 噪聲轉(zhuǎn)換為 PM 噪聲。反之，倘若輸入信號快速通過零交叉點 (比如：LVPECL 信號由于其具有快速上升和下降時間的原因一般都將如此)，那么加至時鐘的 AM 噪聲被轉(zhuǎn)換為 PM 噪聲的機會就非常之少，甚至完全沒有機會。
另外，大多數(shù)新式 ADC 要求以差分方式驅(qū)動時鐘輸入，以實現(xiàn)最佳性能。時鐘信號走線在 PCB 上常常經(jīng)過相當長的距離，因為信號的源和目的地相互之間通常不是靠得很近。與單端時鐘信號傳送相比，以差分形式傳送時鐘信號可使信號不受耦合影響，而且能全面提升設計的可靠性。
圖 1 所示 LO 信號一般由鎖相環(huán) (PLL) 系統(tǒng)產(chǎn)生。PLL 需要一個基準時鐘，以將 LO 鎖定在該時鐘上。傳統(tǒng)上，10MHz 是常見的基準頻率。不過，頻率高得多的基準時鐘如今變得越來越普遍了。事實上，100MHz 以及更高的頻率在新式 RF 設計中并非不常見。
基準時鐘通常由 OCXO 或 TCXO 器件產(chǎn)生，這種時鐘的抖動 (或相位噪聲) 一般非常小。如果 PLL 基準時鐘的頻率合理選擇為高于 RF 接收通道帶寬 (或在兩個或更多相鄰通道同時數(shù)字化的接收器中，為多個通道的帶寬) 的兩倍，那么同樣的基準信號還可用作 IF 采樣 ADC 的時鐘，以符合某些適合的頻率規(guī)劃。理想情況下，IF 選擇濾波器的通帶及其過渡區(qū)域的大部分都應該在 ADC 的單一奈奎斯特 (Nyquist) 區(qū)域內(nèi)，以避免頻率折疊。用圖 3 所示的 IF 濾波器幅度響應，可以說明這一點。在圖 3 中，所選 IF 與 ADC 的 7 階奈奎斯特區(qū)域相匹配。在該圖中，fS 代表 ADC 的采樣率。在這種情況下，會選擇圖 1 中的 LO，這樣，混頻器的下變頻信號輸出就會以 IF 選擇濾波器的中間點為中心，如圖 3 所示。
圖 3：IF 濾波器幅度響應 (對于一種可避免頻率折折疊的ADC 采樣速率) 實例
熱點產(chǎn)品more
新品more
活動more
ADI 技術視頻more
LT3094: 在 1MHz 具 0.8μVRMS 噪聲的負 LDO
LT3094 是一款高性能低壓差負線性穩(wěn)壓器，其具有 ADI 的超低噪聲和超高 PSRR 架構(gòu)，適合為噪聲敏感型應用供電。該器件可通過并聯(lián)以增加輸出電流和在 PCB 上散播熱量。
LTM8002：高效率、超低 EMI 降壓型電源 μModule
LTM8002 是一款 40VIN、2.5A 降壓型μModule® 穩(wěn)壓器。它內(nèi)置了開關控制器、電源開關、電感器和所有的支持性組件。該器件支持 3.4V 至 40V 的輸入電壓范圍，和 0.97V 至 18V 的輸出電壓。
具電源系統(tǒng)管理功能的超薄型 μModule 穩(wěn)壓器
LTM4686 是一款雙通道 10A 或單通道 20A 超薄型降壓 μModule 穩(wěn)壓器。該器件1.82mm 的高度使之可放置到非�？拷撦d (FPGA 或 ASIC) 的地方，從而共用一個散熱器。其 PMBus 接口使用戶能改變主要的電源參數(shù)。
