www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

1.Pkg 與 PCB 系統(tǒng)

隨著人們對數(shù)據(jù)處理和運算的需求越來越高，電子產(chǎn)品的核心—芯片的工藝尺寸越來越小，工作的頻率越來越高，目前處理器的核心頻率已達 Ghz，數(shù)字信號更短的上升和下降時間，也帶來更高的諧波分量，數(shù)字系統(tǒng)是一個高頻高寬帶的系統(tǒng)。對于一塊組裝的 PCB，無論是 PCB 本身，還是上面的封裝 (Package，Pkg)，其幾何結(jié)構(gòu)的共振頻率也基本落在這一范圍。不當?shù)碾娫垂�應系統(tǒng) (PDS) 設計，將引起結(jié)構(gòu)共振，導致電源品質(zhì)的惡化，造成系統(tǒng)無法正常工作。

此外，由于元器件密度的增高，為降低系統(tǒng)功耗，系統(tǒng)普遍采用低電壓低擺幅設計，而低電壓信號更容易受到噪聲干擾。這些噪聲來源很廣，如耦合 (coupling)、串擾 (Crosstalk)、電磁輻射 (EMI) 等，但是最大的影響則來自于電源的噪聲，特別是同步切換噪聲 (Simultaneous switching noise，SSN)。

通常整個 PDS 系統(tǒng)除了包含電路系統(tǒng)外，也包含電源與地平面形成的電磁場系統(tǒng)。下圖是一個電源傳輸系統(tǒng)的示意圖。

圖 1 典型的電源傳輸系統(tǒng)示意圖

2.Pkg 與 PCB 系統(tǒng)的測量

一般在探討地彈噪聲 (GBN) 時，通常只單純考慮 PCB,且測量其 S 參數(shù) |S21| 來表示 GBN大 小的依據(jù)。Port1 代表 SSN 激勵源的位置，也即 PCB 上主動 IC 的位置，而較小的 |S21| 代表較好的 PDS 設計和較小的 GBN。然而一般噪聲從 IC 上產(chǎn)生，通過 Pkg 的電源系統(tǒng)、再通過基板 Via 和封裝上的錫球的連接，到達 PCB 的電源系統(tǒng)(如圖 1)。所以不能只單純考慮 PCB 或 Pkg，必須把兩者結(jié)合起來，才能正確描述 GBN 在高速數(shù)字系統(tǒng)中的行為。

為此，我們設計一個 PDS 結(jié)構(gòu)(如圖 2)，來代表 Pkg 安裝在 PCB 上的電源系統(tǒng)。

圖 2 BGA 封裝安裝在 PCB 上的結(jié)構(gòu)和截面示意圖

使用網(wǎng)絡分析儀 (HP8510C) 結(jié)合探針臺 (Microtechprobe station) ,量測此結(jié)構(gòu)之 S 參數(shù)，從 50Mhz 到 5Ghz。測量上，使用兩個 450um-pitch 的 GS 探針，接到 Pkg 信號層的 Powerring 和 Ground ring 上。這個測量結(jié)構(gòu)如圖 3。

圖 3 BGA 封裝安裝在 PCB 上的結(jié)構(gòu)測量示意圖

Pkg+PCB 結(jié)構(gòu)量測 S 參數(shù)的結(jié)果如圖 4 所示，同時我們也做了單一 Pkg 和 PCB 的量測結(jié)果，通過對比來了解整個 PDS 系統(tǒng)和單一 Pkg 和 PCB 之間的差別。

圖 4 BGA 封裝安裝在 PCB 上的量測結(jié)果

從圖 4 的測量結(jié)果，我們可以考到三種結(jié)構(gòu)的 GBN 行為有很大的差異。首先考慮只有單一 Pkg 時的 S 參數(shù)，在 1.3Ghz 之前的行為像一個電容，在 1.5Ghz 后才有共振模態(tài)產(chǎn)生;考慮單一 PCB，在 0.5Ghz 后就有共振模態(tài)產(chǎn)生，像 0.73Ghz(TM01)、0.92Ghz(TM10)、1.17Ghz(TM11)，其 GBN 行為比單一 Pkg 更糟。最后，考慮 Pkg 結(jié)合 PCB，可以看到在 1.5Ghz 之前，比單一 Pkg 多了三個共振點，這些噪聲共振來自于 PCB，通過錫球、Via 等耦合到 Pkg 的電源上，這會使 Pkg 里的 IC 受噪聲影響更嚴重，這跟只考慮單一 Pkg 或 PCB 時有很大不同。

3. 去耦電容對電源噪聲的影響

對于電源平面噪聲傳統(tǒng)的抑制方法是使用那個耦合電容，對于去耦電容的使用已有很多研究，但電容大小、位置、以及個數(shù)基本還是基于經(jīng)驗法則。

去耦電容的理想位置

為了研究去耦電容位置 PDS 的影響，我們用上述 Pkg+PCB 結(jié)構(gòu)，分別在 Pkg 和 PCB 上加去耦電容或兩者都加上去耦電容，通過量測 |S21| 來研究去耦電容的理想擺放位置。

圖 5 去耦電容安裝在 Pkg 和 PCB 上

如圖 5 所示，我們擺放電容的位置分三種情況，一是在 Pkg 上加 52 顆，二是在 PCB 上加 63 顆，三是在 Pkg 和 PCB 上同時各放置 52 和 63 顆，電容值大小為 100nF, ESR、ESL 分別為 0.04ohm、0.63nH。量測結(jié)果如圖 6。

圖 6 加去耦電容于不同位置的 |S21| 比較圖

首先，把低頻到 5Ghz 分成三個階段，首先，開始低頻到 500Mhz 左右，不管在 Pkg 或 PCB 上加去耦電容，相比沒有加電容，都可以大大降低結(jié)構(gòu)阻抗，減少 GBN 干擾。第二，對于 0.5Ghz～2Ghz，在 Pkg 上和同時在 Pkg 與 PCB 上加去耦電容，對噪聲抑制效果差不多�？墒侨绻�只在 PCB 上加電容，可以看到在 800Mhz 附近多了一個共振點，這比沒有加電容時更糟。所以我們只在 PCB 上加電容時要特別注意，可能加上電容后電源噪聲更嚴重。第三，從 2Ghz～5Ghz，三種加電容方式與沒加電容相比，效果并不明顯，因為此階段超過了電容本身的共振頻率，由于電容ESL的影響，隨著頻率升高，耦合電容逐漸失去作用，對較高頻的噪聲失去抑制效果。

去耦電容 ESR 的影響

在 Pkg 結(jié)合 PCB 結(jié)構(gòu)上，放置 12 顆去耦電容，同時改變?nèi)ヱ铍娙莸?ESR，模擬結(jié)果如圖 7 所示�？梢园l(fā)現(xiàn)，當 ESR 值越來越大，會將極點鏟平，同時零點也被填平，使 S21 成為較為平坦的曲線。

圖 7 去耦電容的 ESR 對 |S21| 的影響

去耦電容 ESL 的影響

在 Pkg 結(jié)合 PCB 結(jié)構(gòu)上，放置 12 顆去耦電容，同時改變?nèi)ヱ铍娙莸?ESL，模擬結(jié)果如圖 8 所示。從圖中我們發(fā)現(xiàn)，ESL 越大，共振點振幅越大，且有往低頻移動的趨勢，對噪聲的抑制能力越低。

圖 8 去耦電容的 ESL 對 |S21| 的影響

去耦電容數(shù)量的影響

由前面的結(jié)果知道，電容放在封裝上效果更好，所以對電容數(shù)量的探討，以在 Pkg 上為主。在前述 Pkg+PCB 的結(jié)構(gòu)上，Pkg 上電容的放置方式如圖 9，模擬結(jié)果如圖 10。

圖 9 封裝上電容的放置位置

圖 10 電容數(shù)量對 |S21| 的影響

從測量結(jié)果可知，加 4 和 8 顆時，在 0～200Mhz，能有效壓低 |S21|，但在 400Mhz 附近產(chǎn)生新的共振點，而把之后的共振點往高頻移動。當加入 12～52 顆后，同樣壓低低頻 |S21|，且把 400Mhz 附近的共振點大大消減，高頻共振點向高頻移動，且振幅大為縮減。

隨著電容數(shù)量增加，對噪聲的抑制更好，從 4～8 顆的 300Mhz，提升到 1.2Ghz(52 顆)，所以增加電容數(shù)量，有助于對提高電源的噪聲抑制能力。

去耦電容容值的影響

在 Pkg 和 PCB 的組合結(jié)構(gòu)上，放置不同容值的電容，模擬結(jié)果如圖 11。

對加入 100nF 和 100pF 做比較，0～300Mhz 間，100n 大電容有較好的抑制效果;500～800Mhz，100p 小電容有較好的效果;而加 100n 電容，會跟整個系統(tǒng)結(jié)構(gòu)在 400Mz 產(chǎn)生共振;當使用 100n+100p，200～600Mhz，比單純使用 100n 和 100p 差，而更低頻或更高頻也沒有單一容值好;當使用 100n+1n+100p 三種容值時，產(chǎn)生了更多共振點，在電子系統(tǒng)中要特別小心，如果電路產(chǎn)生的噪聲剛好在共振頻率點，則噪聲被放大，對信號產(chǎn)生影響或輻射。

所以對電容容值的選擇，應根據(jù)要抑制的頻段來決定，頻段決定后根據(jù)電容的共振點選擇電容，越低的電容 ESL 和 ESR 越好。

圖 11 混合不同容值電容的模擬結(jié)果

板層厚度的影響

首先，固定 PCB 電源與地平面之間的距離為 0.7mm，改變 Pkg 電源層厚度依次為 1.6mm、0.8mm、0.4mm、0.15mm,結(jié)果如圖 12 所示;當 Pkg 電源層厚度越來越高，第一個零點向低頻移動;從前面結(jié)論知道，2Ghz 前的噪聲來自 PCB，從結(jié)果來看 PCB 耦合上來的噪聲也變大了，而 2Ghz 以后主要受封裝影響，可以看到 |S21| 也隨厚度而變大，所以 Pkg 電源平面的厚度對 S 參數(shù)影響是很大的。

圖 12 不同 Pkg 電源層厚度對 |S21| 的影響

接著，我們固定 Pkg 厚度為 0.15mm，分別改變 PCB 厚度為 0.15mm、0.4mm、0.8mm、1.6mm，PCB 厚度對 S 參數(shù)的影響結(jié)果如圖 13 所示，可以看到 PCB 電源層厚度對整體趨勢影響并不大，只有低頻部分少有差異，厚度增加第一個零點小高頻移動，高頻部分只稍有差異。

圖 13 不同 PCB 電源層厚度對 |S21| 的影響

電容擺放距離的影響

我們知道去耦電容的位置距離噪聲源越近越好，因為能減少電容到噪聲源之間的電感值，讓電容更快的吸收突波，降低噪聲，達到穩(wěn)定電壓的作用。同樣降低電源層厚度能減小電源平面寄生電感，也能起到相同作用。在模擬上我們改變電容在封裝上和測試點之間的距離，分別為 1.7cm 和 0.2cm，Pkg 和 PCB 電源層厚度分兩種情況，第一種 Pkg 0.15mm 和 PCB 0.7mm，第二種情況，Pkg1.6mm 和 PCB 0.7mm，電容 100nF、ESR 0.04ohm、ESL 0.63nH。

圖 14 電容與測試點的距離

圖 15 不同電容與測試點的距離 |S21| 模擬結(jié)果

由模擬結(jié)果得知，當因為封裝結(jié)構(gòu)或繞線問題，不能把電容放置在噪聲源附近是，我們可以藉由減低 Pkg 電源層厚度，減少噪聲的影響。

4. 結(jié)論

最后，我們對高速數(shù)字電路如何中抑制噪聲做一總結(jié)。首先，去耦電容的理想位置是放置在 Pkg 上;ESR 增大雖能把極點鏟平，但也會導致共振頻率深度變淺，電容充放電時間增大，會失去降低電源平面阻抗的功能;電容 ESL 增大會加快共振點后阻抗上升速度，所以 ESL 越低越好;電容數(shù)量越多越好，電容墻可以提高隔離效果;電容容值的選擇，需要根據(jù)噪聲頻段來選擇，盡量不要多容值混用，雖然這樣能增加噪聲抑制的頻寬，但也會增加共振點數(shù)量，如果噪聲剛好落在共振點上，疊加的效果可能會更嚴重;PCB 電源平面厚度對 Pkg 上的 S 參數(shù)幾乎沒有影響，但在低頻，Pkg 上板層厚度卻會影響 PCB 耦合上來的噪聲大小，Pkg 板層越薄耦合上來的噪聲越小;高頻部分，主要受封裝影響，Pkg 板層越薄，|S21| 值越小。