據(jù)摩爾定律延續(xù)，由14nm，7nm，再到5nm，芯片制程工藝技術(shù)一直在突破。在5nm剛剛起步實(shí)現(xiàn)大規(guī)模突破的時(shí)候，臺積電對于2nm芯片工藝技術(shù)的研發(fā)就已經(jīng)實(shí)現(xiàn)重大突破，并開始向1nm制程邁進(jìn)。

臺媒透露，臺積電已經(jīng)在2nm工藝上取得一項(xiàng)重大的內(nèi)部突破。根據(jù)臺積電的介紹，理想狀態(tài)下，2nm制程芯片將于2023年下半年進(jìn)行小規(guī)模試產(chǎn)，如無意外，2024年就可以大規(guī)模量產(chǎn)。

臺積電還表示，2nm的突破將再次拉大與競爭對手的差距，同時(shí)延續(xù)摩爾定律，繼續(xù)挺進(jìn)1nm工藝的研發(fā)。

預(yù)計(jì)，蘋果、高通、NVIDIA、AMD等客戶都有望率先采納其2nm工藝，此前關(guān)于摩爾定律已經(jīng)失效的結(jié)論或許就要被臺積電再次打破了。

雖然臺積電十分樂觀，但是根據(jù)物理定律，當(dāng)芯片的工藝下探到極點(diǎn)的時(shí)候，由于隧穿效應(yīng)，芯片內(nèi)的電子反而不能充分發(fā)揮全部的實(shí)力。與之相應(yīng)的，制造商的成本也會(huì)指數(shù)級上升。

根據(jù)三星的介紹，其在5nm工藝研發(fā)上的投入就達(dá)到了4.8億美元。

2nm工藝上，臺積電將放棄延續(xù)多年的FinFET(鰭式場效應(yīng)晶體管)，甚至不使用三星規(guī)劃在3nm工藝上使用的GAAFET(環(huán)繞柵極場效應(yīng)晶體管)，也就是納米線(nanowire)，而是將其拓展成為“MBCFET”(多橋通道場效應(yīng)晶體管)，也就是納米片(nanosheet)。

從GAAFET到MBCFET，從納米線到納米片，可以視為從二維到三維的躍進(jìn)，能夠大大改進(jìn)電路控制，降低漏電率。新工藝的成本越發(fā)會(huì)成為天文數(shù)字，三星已經(jīng)在5nm工藝研發(fā)上已經(jīng)投入了大約4.8億美元，3nm GAAFET上會(huì)大大超過5億美元。

因此，雖然臺積電在2nm芯片研發(fā)上獲重大突破，但是在量產(chǎn)之前還需要解決更多難題。