宏是任何軟件中不可或缺的組成部分，通用驗證方法(UVM)庫也不例外。在日常編程中應(yīng)該盡可能地使用宏，以避免書寫重復的代碼，同時通過不同的宏可以區(qū)分不同的版本。對于uvm中的宏`uvm_*_imp_decl，可以定義了特殊的imp端口，使一個組件能夠?qū)崿F(xiàn)一個TLM接口的多個實例化。...
SystemVerilog引入了面向?qū)ο蟮乃枷?。對象句柄為語言提供了一種安全的、類似于指針的機制。類提供了繼承和抽象建模的能力，這就將不帶有任何類型安全性問題的C函數(shù)指針的優(yōu)點引入到了SystemVerilog中，因此它為Verilog帶來了真正的多態(tài)性。它包含了數(shù)據(jù)以及對數(shù)據(jù)進...
一個原NV的同事提到臺積電的時候咬牙切齒。問其原因，他說臺積電因為很奇葩的原因讓他們tapeout失敗過一次。某年，NV要搞一個新的芯片，讓臺積電tapeout和生產(chǎn)。正好遇上臺積電要工藝升級之類，那條流水線要暫停4個月。NV就說行啊，在暫停之前還有一個多月，把這個基本好了的先t...
UVM內(nèi)建了許多關(guān)鍵的處理機制，幫助實現(xiàn)驗證工程師需要的功能。a.Factory機制Factory機制是產(chǎn)生通用代碼的一種典型的軟件設(shè)計思路。在功能驗證中，引入的類經(jīng)常需要變化。例如，在許多測試中我們可能需要給事務(wù)增加更多的約束或字段，或者想在整個環(huán)境中或僅僅一個單接口中使用新的...
1.driver用于向DUT輸入測試激勵，滿足DUT對時序的要求。典型的driver重復地接收數(shù)據(jù)項并將其驅(qū)動給DUT。例如，driver在一段時鐘周期中通過控制讀/寫信號、地址總線和數(shù)據(jù)總線實現(xiàn)一個寫操作。2.sequencer用于調(diào)度向DUT發(fā)送激勵的順序，滿足DUT對不同順...
UVM中所有的類都有一個共同的基類：uvm_void類。它沒有數(shù)據(jù)成員，也沒有成員函數(shù)。由uvm_void類擴展得到了兩個子類，分別為uvm_object類和uvm_port_base類。其中uvm_object類是UVM中所有的實體（包括component和transactio...
首先我們需要知道通信的雙方都是要有通信接口的，另外需要商議好的通信方式，UVM也是這樣做的，其定義了三種通信接口和三種通信方式，不同的通信接口對應(yīng)不同的通信方式。UVM定義了組件之間的三種通信類型，分別為PUT、GET、TRANSPORT。PUT是組件A將一個transactio...
什么是功能覆蓋率？驗證中的覆蓋率分功能覆蓋率和代碼覆蓋率兩種，斷言覆蓋率可歸類為功能覆蓋率。顧名思義，功能覆蓋率用于衡量設(shè)計中有多少功能被覆蓋到了，被驗證了，而代碼覆蓋率則是衡量代碼實現(xiàn)中有多少語句被執(zhí)行到了。前者是基于設(shè)計的源頭，而后者是基于設(shè)計的最終實現(xiàn)，源頭是本，實現(xiàn)是末。...
競爭冒險這個含義其實廣泛存在各個領(lǐng)域，本質(zhì)上是指當兩個或多個進程同時訪問一個相同對象的場景。組合邏輯環(huán)moduleCMBLOP(o,a,b,c);outputo;inputa,b,c;rego;wirem=a|o;wiren=b|m;always@(corn)o=c|n;endm...
如果testbench中monitor的數(shù)據(jù)有多個分析用途（例如存在多個RM），我們最好在不同的組件中獨立地進行處理。這就導致了一對多的port連接（廣播，也可以稱之為觀察者OOP設(shè)計模式）。信息源執(zhí)行單個寫操作向所有觀察者廣播數(shù)據(jù)。所有其他UVM?TLM?ports?和expo...
下面是一個小的真實verilog代碼，具有異步set/reset邏輯（低電平有效）的觸發(fā)器模型。這個verilog模型可以正確地綜合，但在一個cornercase情況下仿真結(jié)果不正確。這個cornercase是什么？always_ff@(posedgeclkornegedgers...
斷言的英文是Assertion，就是對一些設(shè)計屬性的推斷。大型的硬件設(shè)計中會有各種各樣的協(xié)議接口。這些協(xié)議接口定義中一般都會有include文件，這些include文件中包含了接口的斷言描述，主要用于協(xié)議的時序檢查。除了這種把斷言語句放到接口協(xié)議里還可以放到具體的design里面...
本人IC驗證老兵，看過不少簡歷，也面試過不少人。關(guān)于IC驗證說一點個人看法供參考。IC驗證這東西門檻看起來是芯片內(nèi)最低的，學過數(shù)電，會面向?qū)ο蟪绦蛟O(shè)計的基礎(chǔ)足夠了，畢業(yè)生想提高競爭力的話，自學SV和UVM，履歷比一般沒有實習經(jīng)驗的人要強一些。但驗證這東西并不只是編程，想做好的話，...
切記不要淪陷在無窮無盡的技術(shù)浪潮中，痛苦的來源就是你沒有看清計算機，計算機要做的事情究竟是什么，沒有看清楚核心內(nèi)容就去學，你很難跨過35歲門檻。只是從技術(shù)方面說，不談未來轉(zhuǎn)管理的角度，最近看了好多phD的paper，也稍微理解了一點點計算機的本質(zhì)，說白了，整個計算機世界的軟件層面...
xiaoguaixh
liqinglong1023
本站介紹 歡迎投稿 隱私聲明 廣告業(yè)務(wù) 網(wǎng)站地圖 聯(lián)系我們 誠聘英才
21IC電子網(wǎng) 2000- 版權(quán)所有
