Verilog HDL基礎(chǔ)教程之：數(shù)據(jù)類型和運算符

常用數(shù)據(jù)類型Verilog HDL中總共有19種數(shù)據(jù)類型，數(shù)據(jù)類型是用來表示數(shù)字電路硬件中的數(shù)據(jù)儲存和傳送元素的。在本書中，我們先只介紹4個最基本的數(shù)據(jù)類型，它們分別是：reg型，wire型，integer型和parameter型。其他

基于Multisim八音階電子琴的設(shè)計與仿真

摘要：介紹了以RC串并聯(lián)選頻網(wǎng)絡(luò)為主振電路的電子琴設(shè)計方法，給出了八音階電子琴電路參數(shù)的設(shè)計方法和一組參數(shù)值。并采用Multisim 10對RC串并聯(lián)正弦渡振蕩電路進行了設(shè)計仿真。結(jié)果證明，用模擬電路方法制作電子琴結(jié)

Arduino的原理及應(yīng)用

摘要：Arduino是目前較為流行的電子互動平臺，基于單片機系統(tǒng)開發(fā)，具有使用簡單、功能多樣、價格低廉等優(yōu)點，廣泛應(yīng)用于電子系統(tǒng)設(shè)計和互動產(chǎn)品開發(fā)方面。文中詳細介紹了Arduino的功能特點、基本結(jié)構(gòu)，并通過LEO控制

PCB文件PROTEL到ALLEGRO的轉(zhuǎn)換技巧

1. Protel 原理圖到Cadence Design Systems, Inc. Capture CIS在Protel原理圖的轉(zhuǎn)化上我們可以利用Protel DXP SP2的新功能來實現(xiàn)。通過這一功能我們可以直接將Protel的原理圖轉(zhuǎn)化到Capture CIS中。注意事項：1) Prot

基于FPGA的SPI總線接口的實現(xiàn)

在現(xiàn)代EDA外圍電子器件的接口中存在多種標(biāo)準(zhǔn)，已知的一些接口協(xié)議存在速度慢、協(xié)議復(fù)雜等問題。SPI總線是能夠克服上述缺點的一種外圍串行總線，其能很好地滿足要求。通過使用Lattice公司的FPGA芯片以及工程開發(fā)軟件，特別是在線邏輯分析儀這一先進的EDA工具，實現(xiàn)了基于FPGA的SPI接口的連接。將FPGA編程的靈活性和SPI總線的易用性結(jié)合，實現(xiàn)了FLASH的存取功能。同時也為同類型接口的芯片應(yīng)用提供了一個原型，為進一步的工程設(shè)計提供了支持。

FPGA中軟FIFO設(shè)計和實現(xiàn)

異步FIFO是一種在電子系統(tǒng)中得到廣泛應(yīng)用的器件，文中介紹了一種基于FPGA的異步FIFO設(shè)計方法。使用這種方法可以設(shè)計出高速、高可靠的異步FIFO。

如何設(shè)置Allegro差分線

1）pair 名稱： Allegro菜單點擊logic-->Assign differential pair，在net filter 中選擇所要設(shè)的net1,net2, 或直接在board file 中點選net,在Rule Name 中key 入pair 名稱﹐點右下方的Add 后會自動增加到上方的Rul

用MATLAB設(shè)計FIR濾波器的方法解析

IBERT在FPGA中的應(yīng)用

摘要 IBERT即集成式比特誤碼率測試儀，是Xilinx專門用于具有高速串行接口的FPGA芯片的調(diào)試和交互式配置工具。文中介紹了IBTERT基本功能、實現(xiàn)原理，并結(jié)合實例闡述用IBTERT調(diào)試FPGA時的具體方法和調(diào)試步驟。 關(guān)鍵詞

基于FPGA“乒乓球比賽游戲機”的設(shè)計

可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢，廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域，近年來在消費電子領(lǐng)域中的應(yīng)用也日漸增加。為進一步挖掘FPGA在家庭娛樂如游戲機開發(fā)與應(yīng)用中的巨大商

幾款主流pcb軟件比較

Protel，現(xiàn)在推Altium Designer.國內(nèi)低端設(shè)計的主流，國外基本沒人用。簡單易學(xué)，適合初學(xué)者，容易上手;占用系統(tǒng)資源較多，對電腦配置要求較高。

FPGA電源需求中三種供電要求解析方案

目前越來越多的家用電器從低速的撥號上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移，尤其是IPTV有望在中國獲得快速的發(fā)展。比較而言，IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)?，因為這種方法不需要銅軸電纜，而是采用DSL或?qū)拵ф?/p>

基于Verilog HDL的DDS設(shè)計與仿真

直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesize，DDS)是繼直接頻率合成技術(shù)和鎖相式頻率合成技術(shù)之后的第三代頻率合成技術(shù)。它采用全數(shù)字技術(shù)，并從相位角度出發(fā)進行頻率合成。隨著微電子技術(shù)和數(shù)字集成電路的飛速

ModelSim幾種不同的版本的區(qū)別

ModelSim分幾種不同的版本：SE、PE、LE和OEM，其中SE是最高級的版本。而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設(shè)計工具中的均是其OEM版本。MODELSIM SE是主要版本號，也是功能最強大的版本，支持

數(shù)字控制振蕩器(NCO)的FPGA實現(xiàn)

摘要：介紹了NCO數(shù)字控制振蕩器的工作原理，詳細分析了數(shù)控振蕩器的性能指標(biāo)和其在FPGA中的實現(xiàn)方法，最后給出了新設(shè)計的數(shù)控振蕩器在QUARTUSII中的仿真結(jié)果。 關(guān)鍵詞：數(shù)控振蕩器(NCO)；無雜散動態(tài)范圍(SFDR)；FPG