低功耗嵌入式系統(tǒng)的設(shè)計(jì)考量：一般設(shè)計(jì)考量

低功耗電池供電嵌入式應(yīng)用的設(shè)計(jì)考量1. 硬件考量：a. 電池類型：在嵌入式應(yīng)用中主要有以下類型的電池：i. )標(biāo)準(zhǔn)堿性電池iii. )可充電電池: 可充電堿性電池，鋰離子電池iii.

CEVA推出深層神經(jīng)網(wǎng)絡(luò)框架 加快低功耗嵌入式系統(tǒng)中機(jī)器學(xué)習(xí)技術(shù)的應(yīng)用

全球領(lǐng)先的蜂窩通信、多媒體和連接性DSP IP平臺(tái)授權(quán)廠商CEVA公司宣布推出實(shí)時(shí)神經(jīng)網(wǎng)絡(luò)軟件框架CEVA 深層神經(jīng)網(wǎng)絡(luò)（CEVA Deep Neural Network， CDNN），以簡(jiǎn)化低功耗嵌入式

低功耗待測(cè)器件實(shí)現(xiàn)高精度低電流測(cè)量?jī)煞N方式

　　概述　　由于當(dāng)今的重點(diǎn)是綠色出行和打造移動(dòng)設(shè)備和物聯(lián)網(wǎng)設(shè)備，因此實(shí)現(xiàn)集成電路和電子組件功耗最小化已成為器件制造商的夢(mèng)想。功耗最低意味著實(shí)現(xiàn)所有集成電路和電子組件的電流消耗最低。為了對(duì)這

IDT推出為便攜式消費(fèi)應(yīng)用優(yōu)化的VersaClock可編程低功耗計(jì)時(shí)器件

IDT公司（Integrated Device Technology, Inc.）日前宣布，推出 IDT VersaClock 計(jì)時(shí)系列器件最新產(chǎn)品，VersaClock 低功耗器件是一種可編程時(shí)鐘生成器，專為電池供電的消費(fèi)應(yīng)用設(shè)計(jì)，包括智能手機(jī)、個(gè)人導(dǎo)航設(shè)備、MP

保證MCU低功耗 這五點(diǎn)很重要

低功耗是MCU的一項(xiàng)非常重要的指標(biāo)，比如某些可穿戴的設(shè)備，其攜帶的電量有限，如果整個(gè)電路消耗的電量特別大的話，就會(huì)經(jīng)常出現(xiàn)電量不足的情況，影響用戶體驗(yàn)。 平時(shí)我們?cè)?/p>

采用統(tǒng)一功率格式的SoC的低功耗設(shè)計(jì)方案

為了幫助日益壯大的設(shè)計(jì)隊(duì)伍，EDA行業(yè)必須為設(shè)計(jì)人員提供能夠使整個(gè)流程順利執(zhí)行的自動(dòng)化解決方案。這些解決方案必須對(duì)功率進(jìn)行優(yōu)化，同時(shí)滿足所有其它的設(shè)計(jì)和市場(chǎng)要求，包括速度、成本和IC制造良率。 　　功率問(wèn)題

低功耗MCU設(shè)計(jì)理念

MCU功耗來(lái)自何處 在開(kāi)始討論低功耗MCU設(shè)計(jì)前，必須先探討MCU功耗的來(lái)源，其主要由靜態(tài)功耗及運(yùn)行功耗兩部分組成。考慮實(shí)際的應(yīng)用，最后決定系統(tǒng)功耗性能指針則必須計(jì)算平均功耗。 運(yùn)行功耗 現(xiàn)代 M

嵌入式低功耗開(kāi)發(fā)

不知從什么時(shí)候開(kāi)始，隨便做個(gè)什么電子產(chǎn)品，至少是電池供電的，都要求低功耗特性了。好在市面上隨便什么芯片都敢在自己的數(shù)據(jù)手冊(cè)的第一頁(yè)赫然寫著低功耗。究竟怎樣算低功

解析FPGA低功耗設(shè)計(jì)

在項(xiàng)目設(shè)計(jì)初期，基于硬件電源模塊的設(shè)計(jì)考慮，對(duì)FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目，整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右，有點(diǎn)過(guò)高了，功耗過(guò)高則會(huì)造成發(fā)熱量增大，

atmega48的低功耗設(shè)計(jì)方案

本文主要介紹了atmega48單片機(jī)的特性，提出了其低功耗設(shè)計(jì)的一般方法，并以定時(shí)控制系統(tǒng)的設(shè)計(jì)為例，具體說(shuō)明atmega48的低功耗設(shè)計(jì)方案。 隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，尤其是微機(jī)在各個(gè)領(lǐng)域的

基于ARM處理器的低功耗的語(yǔ)音去噪系統(tǒng)設(shè)計(jì)

譜減法作為一種很有效的語(yǔ)音信號(hào)處理手段，廣泛應(yīng)用于現(xiàn)代語(yǔ)音增強(qiáng)系統(tǒng)中。針對(duì)低功耗設(shè)計(jì)的要求，本系統(tǒng)采用功耗低且功能強(qiáng)大的ARM芯片，用C語(yǔ)言編程將算法成功移植到ARM系統(tǒng)中，該系統(tǒng)功耗低，并有

基于嵌入式系統(tǒng)的低功耗軟件特征及其功能實(shí)現(xiàn)

引言低功耗是嵌入式電子產(chǎn)品必須具備的一個(gè)關(guān)鍵特性，在硬件技術(shù)飛速發(fā)展和日益完善的時(shí)候，已經(jīng)很難有功耗方面的突破了。所以現(xiàn)在降低產(chǎn)品功耗主要是依靠軟件來(lái)處理，必須

FPGA的功耗概念與低功耗設(shè)計(jì)研究

智慧城市需求加溫　低功耗物聯(lián)網(wǎng)技術(shù)與應(yīng)用并進(jìn)

智慧城市等物聯(lián)網(wǎng)應(yīng)用的發(fā)展，帶動(dòng)了低功耗物聯(lián)網(wǎng)的需求。不同的通訊技術(shù)皆有其優(yōu)劣勢(shì)，必須將適當(dāng)?shù)募夹g(shù)導(dǎo)入在適當(dāng)?shù)膽?yīng)用才能達(dá)到最高效率。近年來(lái)亦有廠商提出支持多通訊協(xié)議的產(chǎn)品，讓開(kāi)發(fā)者設(shè)計(jì)更靈活。

ADI公司的低功耗、單通道16位DAC支持高密度模擬輸出模塊，無(wú)須降額使用

Analog Devices, Inc. (ADI) 今日推出一款數(shù)模轉(zhuǎn)換器(DAC) AD5758。

基于ARM7的高性能低功耗LPC2000系列微控制器應(yīng)對(duì)嵌入式需求

突出特點(diǎn) 　　由于采用了ARM7TDMI-S內(nèi)核，LPC2000系列MCU工作頻率達(dá)60MHz,與其他8-bit產(chǎn)品相比具有更強(qiáng)的功能延展性。同時(shí)它借助片上存儲(chǔ)器加 模塊實(shí)現(xiàn)了“零等待訪問(wèn)”高速閃存功能，提高了指令執(zhí)行的

基于FRAM的MCU為低功耗應(yīng)用提高穩(wěn)定性

安全性在包括智能手機(jī)配件、智能儀表、個(gè)人健康監(jiān)控、遙控以及存取系統(tǒng)等各種應(yīng)用中正在變得日益重要。要保護(hù)收益及客戶隱私，OEM 廠商必須采用安全技術(shù)加強(qiáng)系統(tǒng)的防黑客攻擊能力。對(duì)于大量這些應(yīng)用而

Synopsys設(shè)計(jì)平臺(tái)獲得TSMC工藝認(rèn)證，支持高性能7nm+工藝技術(shù)

全球第一大芯片自動(dòng)化設(shè)計(jì)解決方案提供商及全球第一大芯片接口IP供應(yīng)商、信息安全和軟件質(zhì)量的全球領(lǐng)導(dǎo)者Synopsys(NASDAQ： SNPS)近日宣布，Synopsys 設(shè)計(jì)平臺(tái)獲得TSMC最新工藝認(rèn)證，符合TSMC最新版設(shè)計(jì)規(guī)則手冊(cè)(DRM)規(guī)定的7-nm FinFET Plus先進(jìn)工藝技術(shù)的相關(guān)規(guī)范。

Arm發(fā)布Artisan®物理IP，將加速基于臺(tái)積電22nm ULP/ULL平臺(tái)的主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備SoC設(shè)計(jì)

近日，Arm宣布旗下Arm®Artisan®物理IP將應(yīng)用于臺(tái)積電基于Arm架構(gòu)的SoC設(shè)計(jì)22nm超低功耗(ULP)和超低漏電(ULL)平臺(tái)。臺(tái)積電22nmULP/ULL技術(shù)針對(duì)主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備進(jìn)行了優(yōu)化，與上一代臺(tái)積電28nm HPC+平臺(tái)相比，在提升基于Arm的SoC性能的同時(shí)，更顯著降低功耗和硅片面積。

Arm發(fā)布Artisan®物理IP，將加速基于臺(tái)積電22nm ULP/ULL平臺(tái)的主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備SoC設(shè)計(jì)

Arm宣布旗下Arm®Artisan®物理IP將應(yīng)用于臺(tái)積電基于Arm架構(gòu)的SoC設(shè)計(jì)22nm超低功耗(ULP)和超低漏電(ULL)平臺(tái)。臺(tái)積電22nmULP/ULL技術(shù)針對(duì)主流移動(dòng)和物聯(lián)網(wǎng)設(shè)備進(jìn)行了優(yōu)化，與上一代臺(tái)積電28nm HPC+平臺(tái)相比，在提升基于Arm的SoC性能的同時(shí)，更顯著降低功耗和硅片面積。