以下內容中,小編將對直接數(shù)字式頻率合成器的相關內容進行著重介紹和闡述,希望本文能幫您增進對直接數(shù)字式頻率合成器的了解,和小編一起來看看吧。
摘要:波形平滑、頻率穩(wěn)定的正弦信號是仿真研究的重要前提。為了能夠方便地產生此信號,文章提出了一種基于DDS技術的正弦信號發(fā)生器的設計方法。該方法利用FPGA芯片及D/A轉換器,采用直接數(shù)字頻率合成(DDS)技術,設計并實現(xiàn)了相位、頻率可控的相位相差120的三相正弦信號發(fā)生器。同時把在Matlab環(huán)境中用DSPBuilder畫的原理圖轉化為VHDL語言,然后通過信號分析在Quartusll中模擬仿真,最終下載到FPGA試驗箱,這樣,接上示波器即可觀察到三相正弦信號。文章給出了基于FPGA的三相正弦信號波形的設計方法,并經軟件仿真測試驗證及硬件測試,結果表明,該系統(tǒng)具有較高的精度和穩(wěn)定性。
現(xiàn)代直接數(shù)字頻率合成器(DDS)通常利用累加器和數(shù)字頻率調諧字(FTW)在累加器輸出端產生周期性的N位數(shù)字斜坡(見圖1)。 此數(shù)字斜坡可依據(jù)公式1定義DDS的輸出頻率(fO),其中f