-
高速印制電路板中電源完整性的優(yōu)化設(shè)計
針對空空導彈高速圖像信息處理板上出現(xiàn)的電壓壓降較大，導致集成電路無法正常工作的問題，將電源完整性理論與PCB設(shè)計實例相結(jié)合，提出了解決高速印制電路板中電源完整性的措施，并將壓降控制在0.5%以內(nèi)，為目益復雜的高速印制電路板設(shè)計提供了參考。
針對空空導彈高速圖像信息處理板上出現(xiàn)的電壓壓降較大，導致集成電路無法正常工作的問題，將電源完整性理論與PCB設(shè)計實例相結(jié)合，提出了解決高速印制電路板中電源完整性的措施，并將壓降控制在0.5%以內(nèi)，為目益復雜的高速印制電路板設(shè)計提供了參考。
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務 | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號：京ICP證070360號 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口（ 郵箱：macysun@21ic.com ）
