-
基于FPGA的RS(255，239)編譯碼器設計及實現方法
RS(Reed—Solomon)編碼是一種具有較強糾錯能力的多進制BCH編碼，其既可糾正隨機錯誤，又可糾正突發(fā)錯誤。RS編譯碼器廣泛應用于通信和存儲系統(tǒng)，為解決高速存儲器中數據可靠性的問題，文中提出了RS編碼的實現方
-
基于FPGA的RS(255，239)編譯碼器
摘要 RS(Reed—Solomon)編碼是一種具有較強糾錯能力的多進制BCH編碼，其既可糾正隨機錯誤，又可糾正突發(fā)錯誤。RS編譯碼器廣泛應用于通信和存儲系統(tǒng)，為解決高速存儲器中數據可靠性的問題，文中提出了RS編碼的實
-
基于DSP的通用語音編譯碼器設計與實現
摘要：實現了一種基于DSP的通用語音編譯碼器實驗平臺。在該平臺上通過軟件重構可以實現常用語音信號的編譯碼。詳細介紹了應用DSP實現通用語音編譯碼中的關鍵技術，包括硬件平臺設計、軟件結構和接口擴展等。由于硬件
-
基于DSP的通用語音編譯碼器設計與實現
基于DSP的通用語音編譯碼器設計與實現
-
基于FPGA的卷積碼編譯碼器
摘要：基于卷積碼的編譯碼原理，使用VHDL語言和FPGA芯片設計并實現了(2，1，3)卷積碼編譯碼器。其中譯碼器設計采用“截尾”的Vite-rbi譯碼算法，在支路量度計算、路徑量度和譯碼路徑的更新與存儲以及判決與
-
基于FPGA的卷積編譯碼器的設計與實現
摘要：為了解決傳統(tǒng)的維特比譯碼器結構復雜、譯碼速度慢、消耗資源大的問題，提出一種新型的適用于FPGA特點，路徑存儲與譯碼輸出并行工作，同步存儲路徑矢量和狀態(tài)矢量的譯碼器設計方案。該設計方案通過在ISE9.2i中仿
-
基于VHDL的線性分組碼編譯碼器設計
數字信號在傳輸過程中受到干擾的影響，降低了其傳輸的可靠性，線性分組碼作為一種常用的信道編碼，在通信傳輸系統(tǒng)中應用廣泛。在對線性分組碼的編譯碼規(guī)則研究基礎上，討論了生成矩陣、監(jiān)督矩陣與錯誤圖樣集之間的關系，在Max+PlusⅡ開發(fā)環(huán)境中，用VHDL語言設計線性分組碼編譯碼器，對其各項設計功能進行了仿真和驗證。結果表明，該設計正確，其功能符合線性分組碼編譯碼器的要求。
-
基于ACE約束的S-IRA編譯碼器設計
摘要：考慮到結構化非規(guī)則重復累積碼具有準循環(huán)的結構便于硬件實現，采用了結構化非規(guī)則重復累積碼進行編碼器設計。準循環(huán)矩陣的構造采用了基于ACE約束的PEG填充構造方法。結合所用碼型的特點，設計出了簡單有效的編
-
延長電池使用時間的訣竅：運用具備訊號處理功能的超低功耗音訊編譯碼器
便攜式消費性電子裝置的制造商面臨許多挑戰(zhàn)。他們必須開發(fā)出符合成本效益又兼顧高效能與多功能音訊解決方案，同時延長電池的使用時間。另一方面，制造商還得縮短開發(fā)時間，以便搶先在市場上推出新產品。隨著超低功耗
-
延長電池使用時間的訣竅：運用具備訊號處理功能的超低功耗音訊編譯碼器
隨著超低功耗編譯碼器具備嵌入式迷你 DSP 及強大圖形式程序設計工具的發(fā)展，制造商逐漸能夠達到便攜式裝置制造的復雜需求。
-
延長電池使用時間的訣竅：運用具備訊號處理功能的超低功耗音訊編譯碼器
便攜式消費性電子裝置的制造商面臨許多挑戰(zhàn)。他們必須開發(fā)出符合成本效益又兼顧高效能與多功能音訊解決方案，同時延長電池的使用時間。另一方面，制造商還得縮短開發(fā)時間，以便搶先在市場上推出新產品。隨著超低功耗
-
基于BIST的編譯碼器IP核測試
1 引言 隨著半導體工藝的發(fā)展，片上系統(tǒng)SOC已成為當今一種主流技術?；贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng)，提高了設計效率，加快了設計過程，縮短了產品上市時間。但是隨著設
