本文章著重介紹了在高速數(shù)字電路中電阻元件、電容元件、電感元件、鐵氧體元件的特性與應(yīng)用,高速數(shù)字電路的PDN設(shè)計(jì),高速數(shù)字電路的去耦電路設(shè)計(jì),F(xiàn)PGA的PDN設(shè)計(jì)。
提出基于ADSP-TS101的信號(hào)處理系統(tǒng),引入信號(hào)完整性分析,通過對(duì)數(shù)?;旌喜糠?,高密度(HD)電路及系統(tǒng)時(shí)鐘的設(shè)計(jì),從布局、布線等方面研究了高速數(shù)字電路硬件設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù),較好地解決了系統(tǒng)中主處理器在較高工作頻率下穩(wěn)定工作的問題,提高了系統(tǒng)性能。通過仿真結(jié)果基本達(dá)到設(shè)計(jì)要求
提出基于ADSP-TS101的信號(hào)處理系統(tǒng),引入信號(hào)完整性分析,通過對(duì)數(shù)模混合部分,高密度(HD)電路及系統(tǒng)時(shí)鐘的設(shè)計(jì),從布局、布線等方面研究了高速數(shù)字電路硬件設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù),較好地解決了系統(tǒng)中主處理器在較高工作頻率下穩(wěn)定工作的問題,提高了系統(tǒng)性能。通過仿真結(jié)果基本達(dá)到設(shè)計(jì)要求