-
基于1553B總線協(xié)議的解碼器設(shè)計(jì)和FPGA實(shí)現(xiàn)
摘要：文章通過(guò)對(duì)1553B總線協(xié)議的研究，結(jié)合現(xiàn)代EDA技術(shù)，介紹了一種使用現(xiàn)場(chǎng)可編程邏輯器件(FPGA)設(shè)計(jì)1553B,總線協(xié)議用的manches-ter II型碼解碼器的方法。通過(guò)采用Verilog HDL硬件描述語(yǔ)言和原理圖混合輸入法，使設(shè)
摘要：文章通過(guò)對(duì)1553B總線協(xié)議的研究，結(jié)合現(xiàn)代EDA技術(shù)，介紹了一種使用現(xiàn)場(chǎng)可編程邏輯器件(FPGA)設(shè)計(jì)1553B,總線協(xié)議用的manches-ter II型碼解碼器的方法。通過(guò)采用Verilog HDL硬件描述語(yǔ)言和原理圖混合輸入法，使設(shè)
本站介紹 | 申請(qǐng)友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠(chéng)聘英才
ICP許可證號(hào)：京ICP證070360號(hào) 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報(bào)窗口（ 郵箱：macysun@21ic.com ）
