隨著數(shù)據(jù)存儲(chǔ)和處理需求的飛速增長(zhǎng),DDR(雙倍數(shù)據(jù)速率)內(nèi)存技術(shù)不斷迭代升級(jí)。DDR6作為新一代高速內(nèi)存標(biāo)準(zhǔn),其數(shù)據(jù)傳輸速率大幅提升,這對(duì)信號(hào)完整性提出了更為嚴(yán)苛的挑戰(zhàn)。在DDR6預(yù)布局階段,確保信號(hào)完整性至關(guān)重要,其中ODT(On-Die Termination,片上終端電阻)參數(shù)自適應(yīng)與三維封裝協(xié)同仿真方法是解決信號(hào)完整性問(wèn)題的關(guān)鍵技術(shù)手段。
近日,SK 海力士負(fù)責(zé)人在接受采訪時(shí)表示,準(zhǔn)備在2020年發(fā)布DDR5內(nèi)存條,頻率起步5200MHz,另外DDR6內(nèi)存也開始策劃了,將在5~6年內(nèi)研發(fā)。