隨著芯片規(guī)模突破百億晶體管,傳統(tǒng)可測試性設計(DFT)方法面臨測試向量生成效率低、故障覆蓋率瓶頸等挑戰(zhàn)。本文提出一種基于大語言模型(LLM)的DFT自動化框架,通過自然語言指令驅動測試向量生成,并結合強化學習優(yōu)化故障覆蓋率。在TSMC 5nm工藝測試案例中,該框架將測試向量生成時間縮短70%,故障覆蓋率從92.3%提升至98.7%,同時減少30%的ATE測試時間。實驗表明,大模型在DFT領域的應用可顯著降低人工干預需求,為超大規(guī)模芯片設計提供智能測試解決方案。