QUARTUSII
關(guān)注4人關(guān)注
我要報錯
QuartusII是Altera公司推出的綜合性CPLD/FPGA開發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。
-
基于CPLD的出租車計費器系統(tǒng)的研究與設(shè)計
摘要：針對傳統(tǒng)基于單片機設(shè)計的出租車計費器系統(tǒng)的諸多不足，提出了一種利用VHDL設(shè)計的基于CPLD的出租車計費器系統(tǒng)的設(shè)計方案。該方案模擬了出租車的啟動、停止、暫停、換擋等功能，并用動態(tài)掃描電路顯示出租車所走的里程及其所需要的費用。所有源程序均在QuartusII9.0下實現(xiàn)編譯、仿真，可實現(xiàn)自動計費、自動計程及實時顯示等功能。由于使用CPLD芯片，因而具有外圍電路少、靈活、功能強、可靠，性高、成本低等優(yōu)點，可用于實際的出租車計費系統(tǒng)。
-
FPGA學(xué)習(xí)需要注意的幾個重要問題
1.基礎(chǔ)問題FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個版本的，這個是基礎(chǔ)，多了解也有助于形成硬件設(shè)計的思想。 在語言方面，建議初學(xué)者學(xué)習(xí)Verilog語言，VHDL語
-
ADS8323與高速FIFO接口電路的CPLD實現(xiàn)
1.引言在高速數(shù)據(jù)采集系統(tǒng)中，AD芯片的工作速度通常是很高的，可以達到幾兆甚至幾十兆，而微控制器MCU的工作速度相對較低，并且其往往具有多個任務(wù)，所以不能采用AD轉(zhuǎn)換一次MCU讀取一次數(shù)據(jù)的工作方式。因此，需要在
-
QuartusII中Tsu/Tco的約束方法
QuartusII中Tsu/Tco的約束方法
fengfeng
wangjun88
fubingo
11944951abc
