使用Theano，Python，PYNQ和Zynq開(kāi)發(fā)定點(diǎn)Deep Recurrent神經(jīng)網(wǎng)絡(luò)

可編程邏輯(PLD)是由一種通用的集成電路產(chǎn)生的，邏輯功能按照用戶對(duì)器件編程來(lái)確定，用戶可以自行編程把數(shù)字系統(tǒng)集成在PLD中。經(jīng)過(guò)多年的發(fā)展，可編程邏輯器件由70年代的可編程邏輯陣列器件 (PLD) 發(fā)展到目前的擁有數(shù)千萬(wàn)門(mén)的現(xiàn)場(chǎng)可編程陣列邏輯 (FPGA)，隨著人工智能研究的火熱發(fā)展，F(xiàn)PGA的并行性已經(jīng)在一些實(shí)時(shí)性很高的神經(jīng)網(wǎng)絡(luò)計(jì)算任務(wù)中得到應(yīng)用。由于在FPGA上實(shí)現(xiàn)浮點(diǎn)數(shù)會(huì)耗費(fèi)很多硬件資源，而定點(diǎn)數(shù)雖然精度有限，但是對(duì)于不同應(yīng)用通過(guò)選擇合適的字長(zhǎng)精度仍可以保證收斂，且速度要比浮點(diǎn)數(shù)表示更快而且資源耗