-
基于DSP Builder的FIR濾波器的設(shè)計與實現(xiàn)
在信息信號處理過程中，如對信號的過濾、檢測、預(yù)測等，都要使用濾波器，數(shù)字濾波器是數(shù)字信號處理（DSP，DigitalSignalProcessing）中使用最廣泛的一種器件。常用的濾波器有無限長單位脈沖響應(yīng)（ⅡR）濾波器和有限長單位脈沖響應(yīng)（FIR）濾波器兩種[1]，其中，F(xiàn)IR濾波器能提供理想的線性相位響應(yīng)，在整個頻帶上獲得常數(shù)群時延從而得到零失真輸出信號，同時它可以采用十分簡單的算法實現(xiàn)，這兩個優(yōu)點使FIR濾波器成為明智的設(shè)計工程師的首選，在采用VHDL或VerilogHDL等硬件描述語言設(shè)計數(shù)字濾波
-
基于FPGA的數(shù)字電子鐘設(shè)計
采用FPGA進(jìn)行的數(shù)字電路設(shè)計具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計方案。該方案采用VHDL設(shè)計底層模塊，采用電路原理圖設(shè)計頂層系統(tǒng)。整個系統(tǒng)在QuartusⅡ開發(fā)平臺上完成設(shè)計、編譯和仿真，并在FPGA硬件實驗箱上進(jìn)行測試。測試結(jié)果表明該設(shè)計方案切實可行。
