-
MathWorks 通過 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗(yàn)證速度
HDL Verifier 從 Simulink 自動(dòng)生成 UVM 組件和測試平臺(tái)
-
Mentor Graphics Verification Academy 新增 SystemVerilog 課程和模式庫以擴(kuò)展工程師的專業(yè)知識(shí)和資源
Mentor Graphics 公司(納斯達(dá)克代碼：MENT)為 Verification Academy 增加全新的 SystemVerilog 課程和模式庫以幫助驗(yàn)證工程師提高專業(yè)技能、生產(chǎn)率及設(shè)計(jì)質(zhì)量。
