近日,MathWorks發(fā)布了DL Verifier中的新功能,用來(lái)加快 FPGA 在環(huán)(FIL)驗(yàn)證,利用新的功能,可以更快地與 FPGA 板通信,實(shí)現(xiàn)更高的仿真時(shí)鐘頻率
MathWorks今日發(fā)布了HDL Verifier中的新功能,用來(lái)加快 FPGA 在環(huán)(FIL)驗(yàn)證。利用新的 FIL 功能,可以更快地與 FPGA 板通信,實(shí)現(xiàn)更高的仿真時(shí)鐘頻率。