基于VerilogHDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn)
基于32位微處理器AEMB的SoC系統(tǒng)驗證平臺設(shè)計
基于32位微處理器AEMB的SoC系統(tǒng)驗證平臺設(shè)計
基于片內(nèi)WISHBONE總線的高速緩存一致性實現(xiàn)
基于FPGA的SDX總線與Wishbone總線接口設(shè)計
基于Wishbone總線的UART IP核設(shè)計
基于WISHBONE總線的FLASH閃存接口設(shè)計
基于WISHBONE總線的FLASH閃存接口設(shè)計
基于WISHBONE總線的FLASH閃存接口設(shè)計
超低低功耗物聯(lián)網(wǎng)采集主板,移動openNB芯片開發(fā),AEP平臺
預(yù)算:¥70000技術(shù)解決:開關(guān)量的兩根探針直接導(dǎo)通耗電10ua,放入水中100多ua
預(yù)算:¥151000