摘要:從影響放大電路性能的幾個(gè)主要因素入手,采用理論與圖解法結(jié)合的方法,解析了模擬放大電路實(shí)驗(yàn)過程中出現(xiàn)的一些似乎無法解釋或跟理論相悖的實(shí)驗(yàn)現(xiàn)象,較直觀地使學(xué)生深入理解了放大電路的性能,有利于學(xué)生真正
MAX16974/MAX16975/MAX16976轉(zhuǎn)換器是專為汽車應(yīng)用設(shè)計(jì)的標(biāo)準(zhǔn)buck控制器。這些控制器通過內(nèi)部高邊N溝道場效應(yīng)管FET和外部續(xù)流二極管工作。合理的PCB (印制線路板)布局,結(jié)合適當(dāng)?shù)耐獠吭瑢τ谙到y(tǒng)的可靠工作和最大
繼電器是一種電子控制器件,它具有控制系統(tǒng)(又稱輸入回路)和被控制系統(tǒng)(又稱輸出回路),通常應(yīng)用于自動(dòng)控制電路中,它實(shí)際上是用較小的電流去控制較大電流的一種“自動(dòng)開關(guān)”。故在電路中起著自動(dòng)調(diào)節(jié)、安
光電耦合器驅(qū)動(dòng)電路的設(shè)計(jì)與應(yīng)用一、實(shí)驗(yàn)?zāi)康?.了解光耦合電路的工作原理2.學(xué)習(xí)并掌握光耦合驅(qū)動(dòng)電路的設(shè)計(jì)方法3.光耦合電路的簡單應(yīng)用二、實(shí)驗(yàn)原理光電耦合器是以光為媒介傳輸電信號(hào)的一種電一光一電轉(zhuǎn)換器件。它由
(一) 電力二極管結(jié)構(gòu)基本特性靜態(tài)特性 伏安特性動(dòng)態(tài)特性 零偏置、正向偏置、反向偏置三種形態(tài)轉(zhuǎn)換時(shí),伏安特性隨時(shí)間變化。主要參數(shù)與選型參考依據(jù)正向平均電流 IF,其有效值為1.57IF。選擇二極管時(shí),應(yīng)按照
示波器最主要的三個(gè)局限性是:靈敏度不足、輸入電壓的容許范圍太小以及帶寬有限。除了在信號(hào)靈敏度要求很高的特殊場合,通常我們都能夠保證信號(hào)電平高于一般示波器的最低信號(hào)靈敏度電平:高電平數(shù)字信號(hào)的最大電平小
BOB購買了一臺(tái)標(biāo)稱300MHZ的示波器,探頭的標(biāo)稱值是300MHZ,兩個(gè)指標(biāo)均為3DB帶寬。問:對于上升時(shí)間為2NS的信號(hào),這個(gè)組合信號(hào)的影響如何?實(shí)際上2NS的上升時(shí)間,顯示在BOB的示波器上變成了2.5NS例:計(jì)算輸入信號(hào)的上
當(dāng)采用常規(guī)的10:1示波器探頭測量數(shù)字設(shè)備時(shí),性能劣化的主要因素來源于其接地導(dǎo)線的自感。廠商提供的探頭性能指標(biāo),是將測試夾具直接連接到探頭頂尖和探頭外屏蔽層測量得到的數(shù)據(jù)。探頭帶寬的測量在沒有使用接地引線
圖3.4中有一個(gè)與信號(hào)源相串聯(lián)的電阻,這個(gè)電阻可以作為任何門電路驅(qū)動(dòng)被測信號(hào)時(shí)的輸出阻抗的模型。對于TTL或高性能的CMOS驅(qū)動(dòng)器,這個(gè)源端阻抗大允為30歐。對于ECL系統(tǒng),輸出阻抗大約為10歐。LC電路的Q值,或者說諧
在圖3.4中,接地環(huán)路的尺寸是1IN*3IN。這類探頭的接地導(dǎo)線典型的尺寸是美國線規(guī)(AWG)24,線徑為0.02IN。采用附錄C的電感計(jì)算公式,對于矩形回路,得到的電感應(yīng)該是:該電路的LC時(shí)間常數(shù)為:對于這類臨界阻尼雙極點(diǎn)
示波器探頭的使用往往會(huì)改變被測電路的工作狀態(tài)。的確,我們都磁到過這樣的情形:當(dāng)用探頭測試電路時(shí),電路工作正常,而一旦將探頭移開,電路的功能就會(huì)紊亂。這是一種常見的現(xiàn)象,也正是我們要討論的由示波器探頭引
大多數(shù)示波器探頭上都套有一個(gè)可拆卸的塑料抓鉤。將這個(gè)塑料夾去掉,就會(huì)露出探頭的芯片管。如果必要,可以將固定接地引線的裝置拆開,裸露出低電感的接地金屬護(hù)套。這個(gè)金屬護(hù)套,或者說接地環(huán)套,一直延伸到探頭的
開關(guān)量輸入輸出通道和模擬量輸入輸出通道,都是干擾竄入的渠道,要切斷這條渠道,就要去掉對象與輸入輸出通道之間的公共地線,實(shí)現(xiàn)彼此電隔離以抑制干擾脈沖。最常見的隔離器件是光電耦合器,其內(nèi)部結(jié)構(gòu)見下圖 : 具
圖3.23所示的電路,是一個(gè)16進(jìn)制的反相器,用于產(chǎn)生30~160NS的延遲。每一級(jí)的延遲時(shí)間是5~35NS,具體數(shù)值由可變電阻的值決定。每一級(jí)的延遲時(shí)間不應(yīng)該超過時(shí)鐘周期的12%,以保重穩(wěn)定工作。通過調(diào)整延遲級(jí)數(shù)(2或4)并
圖3.24給出了CADILLAC時(shí)鐘相位調(diào)整電路的框圖。對于大規(guī)模生產(chǎn)測試,可能值得構(gòu)造這樣的電路。對于普通的實(shí)驗(yàn)測試,則太麻煩了。電路將總線時(shí)鐘進(jìn)行N分頻,然后通過一個(gè)-頻率比較器把它與一個(gè)同樣經(jīng)過N分頻的本地振蕩