1 寄存器堆的功耗組成
1．1 寄存器堆的總體結(jié)構(gòu)
    目前寄存器堆所采用的基本組成單元是6T SRAM。寄存器堆在電路結(jié)構(gòu)上，可分為四個(gè)部分。第一是由存儲(chǔ)單元構(gòu)成的存儲(chǔ)陣列；第二是由地址緩沖器、譯碼器、字線及其驅(qū)動(dòng)器構(gòu)成的地址路徑；第三是由數(shù)據(jù)緩沖器、讀寫放大器、位線及其預(yù)充電路構(gòu)成的數(shù)據(jù)路徑；第四是讀寫控制邏輯。如圖1所示。

1．2 多端口寄存器堆結(jié)構(gòu)
    多端口的存儲(chǔ)單元一般每個(gè)端口都有自己的字線和位線，從而保證各個(gè)端口能夠同時(shí)獨(dú)立工作，以滿足指令級(jí)并行的微處理器工作要求。但是這同時(shí)也導(dǎo)致了寄存器堆功耗的迅速提高。多端口讀寫位線一般有差分式和單端式兩種，差分式讀寫以更高的數(shù)據(jù)準(zhǔn)確性和讀寫速度應(yīng)用于多數(shù)的多端口設(shè)計(jì)。其結(jié)構(gòu)如圖2所示。

1．3 多端口寄存器堆的功耗組成
1．3．1 基本單元SRAM
    基本單元SRAM的功耗主要由三個(gè)部分組成。一是動(dòng)態(tài)功耗，即電容充放電所消耗的功耗。二是短路功耗，即電源和地導(dǎo)通時(shí)所消耗的功耗。三是MOS管泄漏電流所引起的靜態(tài)功耗。在三種功耗中動(dòng)態(tài)功耗所占比重最大，而SRAM中位線連接許多存儲(chǔ)體單元，其電容負(fù)載很大，位線充放電所引起的動(dòng)態(tài)功耗就很大，占到總體動(dòng)態(tài)功耗的80％，所以優(yōu)化位線動(dòng)態(tài)功耗對(duì)整個(gè)SRAM功耗降低影響很大。
1．3．2 電路組成部分
    在多流水線結(jié)構(gòu)的指令集并行微處理器中，一個(gè)時(shí)鐘周期內(nèi)可能對(duì)寄存器堆同時(shí)進(jìn)行讀寫操作，假設(shè)每個(gè)操作的功耗是獨(dú)立的，那么寄存器堆的總功耗即為每個(gè)操作所用功耗乘以單位時(shí)間內(nèi)的操作次數(shù)。每個(gè)操作的功耗是電路各部分功耗的總和：譯碼邏輯功耗，存儲(chǔ)陣列功耗，敏感放大器功耗，以及對(duì)敏感放大電路、預(yù)充電路和寫驅(qū)動(dòng)電路控制的驅(qū)動(dòng)信號(hào)的功耗。因此，要降低寄存器堆的功耗，就應(yīng)該同時(shí)從基本單元SRAM以及各個(gè)電路組成部分入手。

2 降低寄存器堆功耗的主要途徑
2．1 降低電壓擺幅
    SRAM的動(dòng)態(tài)功耗可由式(1)表示：

   
    其中，α是活動(dòng)因子，f是時(shí)鐘頻率，CL是負(fù)載電容，Vswing是信號(hào)擺幅，VDD是電源電壓，位線動(dòng)態(tài)功耗可以用式(2)表示：

   
    f和Cbitload分別是位線的轉(zhuǎn)換頻率和電容負(fù)載，Vswing是位線電壓擺幅，VDD是電源電壓。由(2)式可以看出在轉(zhuǎn)換頻率和電源電壓固定的條件下，可以通過(guò)減少位線電壓擺幅來(lái)優(yōu)化位線功耗，由于SRAM進(jìn)行寫操作時(shí)Vswing達(dá)到VDD，而讀操作時(shí)Vswing很小，所以Vswing研究主要在寫操作周期。
    采用電荷分享方法的低位線擺幅(LVBS)低功耗SRAM結(jié)構(gòu)設(shè)計(jì)可以降低位線電壓幅值，如圖3所示，當(dāng)clk為0時(shí)，連接data_outO和data_outl的傳輸門關(guān)閉，無(wú)論data_in為何值，電荷分享驅(qū)動(dòng)電路中兩個(gè)MOS管中只有一個(gè)能被打開，所以輸出data_out0和data_outl中只有一個(gè)輸出為VDD，另一個(gè)輸出則為GND。當(dāng)clk為1時(shí)，兩個(gè)MOS管同時(shí)關(guān)閉，異或非門輸出為1，傳輸門打開。只要輸出負(fù)載電容相等，根據(jù)電荷守恒定律，data_out0和data_out1的電壓都變?yōu)閂DD／2，即電壓擺幅減少了50％，根據(jù)式(1)可知，位線動(dòng)態(tài)功耗降低，從而達(dá)到降低寄存器堆功耗的目的。

2．2 減小負(fù)載電容
    由式(2)可知，在轉(zhuǎn)換頻率和電源電壓固定的條件下，位線功耗的優(yōu)化的另一種方法是降低位線電容，通過(guò)對(duì)存儲(chǔ)體陣列進(jìn)行分割，減少位線上的存儲(chǔ)單元數(shù)目，來(lái)實(shí)現(xiàn)負(fù)載電容的減小。而且對(duì)于大容量的寄存器堆，字線上連接的存儲(chǔ)單元的數(shù)目也很大，它的功耗將隨陣列列數(shù)的增加而成線性增加，而位線的延遲將隨陣列行數(shù)的增加成平方關(guān)系增大。采用字線分割和位線分割技術(shù)可以將存儲(chǔ)陣列進(jìn)行分塊來(lái)減小字線和位線上的負(fù)載電容及連線延遲。但是分的塊數(shù)過(guò)多又會(huì)帶來(lái)過(guò)多的輔助電路的開銷，文獻(xiàn)列出了各種陣列分割方法的功耗優(yōu)化算法，通過(guò)綜合由分塊結(jié)構(gòu)帶來(lái)的功耗節(jié)約和功耗開銷，最終確定寄存器堆的分塊結(jié)構(gòu)，才能達(dá)到減小功耗的目的。
2．3 采用門控時(shí)鐘
    由式(1)和式(2)可知，大部分的功耗都是由邏輯轉(zhuǎn)換期間電路中電容的充放電引起的動(dòng)態(tài)功耗，因此動(dòng)態(tài)的關(guān)閉處于空閑狀態(tài)邏輯的時(shí)鐘，減少電路中冗余的狀態(tài)翻轉(zhuǎn)，降低開關(guān)的活動(dòng)頻率f，使更多的邏輯電路單元處于未激活的狀態(tài)來(lái)降低功耗。采用門控時(shí)鐘，通過(guò)在空閑狀態(tài)隔離開時(shí)序元件和時(shí)鐘網(wǎng)絡(luò)來(lái)減少功耗，是一種降低動(dòng)態(tài)功耗的有效技術(shù)。

    門控時(shí)鐘是通過(guò)一個(gè)控制信號(hào)來(lái)使能寄存器的時(shí)鐘端，當(dāng)使能信號(hào)有效時(shí)時(shí)鐘翻轉(zhuǎn)，否則時(shí)鐘保持穩(wěn)定，讓部分電路處于空閑狀態(tài)，達(dá)到節(jié)省功耗的目的。圖4給出了門控時(shí)鐘的示意圖，圖(a)是傳統(tǒng)的寄存器設(shè)計(jì)，無(wú)論數(shù)據(jù)端輸入數(shù)據(jù)更新與否，寄存器的時(shí)鐘端始終處于翻轉(zhuǎn)狀態(tài)，如果寄存器需要保持原來(lái)的狀態(tài)，還需要將寄存器的輸出數(shù)據(jù)反饋回輸入端與輸入信號(hào)進(jìn)行選操作，由控制邏輯產(chǎn)生的選擇信號(hào)En決定寄存器輸出數(shù)據(jù)。圖(b)是采用門控時(shí)鐘后的電路，En作為使能信號(hào)，只有當(dāng)它有效時(shí)，寄存器實(shí)際的時(shí)鐘輸入端才會(huì)產(chǎn)生脈沖，將輸入的數(shù)據(jù)更新到寄存器。門控時(shí)鐘可以切斷空閑時(shí)鐘，減小時(shí)鐘線的負(fù)載電容，降低動(dòng)態(tài)功耗。同時(shí)在控制電路的設(shè)計(jì)中，可以采用門控時(shí)鐘對(duì)分塊的存儲(chǔ)陣列進(jìn)行控制。通過(guò)門控時(shí)鐘控制信號(hào)使能，某一時(shí)刻僅有要使用的塊被選中激活，其他塊處于待命狀態(tài)，這樣就大大降低了整個(gè)寄存器堆的功耗了。
2．4 靈敏放大器
    寄存器堆中的靈敏放大器是存儲(chǔ)單元讀操作中的關(guān)鍵部分，高速的靈敏放大電路可以降低位線上的電壓擺幅，減小敏感放大器功耗，降低讀操作的時(shí)間。
    讀操作位線功耗可由下式估算：

   
    其中，Lcell是存儲(chǔ)單元的電流，Tw1是字線上脈沖的寬度。
    要降低讀操作的功耗，由上式可知，只要降低Lcell和Tw1即可。而Icell必須要大于靈敏放大器工作的輸入電流。因此，盡量采用低工作電流的靈敏放大器成為減小讀操作位線功耗的重要途徑。
    通常的電壓型靈敏運(yùn)放為了避免電壓的小幅擺動(dòng)，往往采用層次結(jié)構(gòu)，但這樣帶來(lái)的不利是延時(shí)和功耗的增加，電路變得復(fù)雜。電流型的靈敏運(yùn)放電路能夠快速檢測(cè)到位線上電流的小幅擺動(dòng)，而且可以降低讀操作的功耗，成為高速SRAM設(shè)計(jì)的首選。當(dāng)它工作時(shí)，位線電平幾乎保持不變，因而基本上消除了位線電容充放電引起的功耗，但是代之以短路電流功耗，如果不對(duì)接地電流進(jìn)行限制，就會(huì)大大抵消抑制位線電容充放電帶來(lái)的功耗節(jié)省，甚至可能增加功耗。差分電流型的靈敏運(yùn)放電路能提高寄存器堆的讀取速度，并且有效地降低靈敏放大器功耗。因此，針對(duì)不同規(guī)模的寄存器堆，要選擇合適類型的靈敏放大器，才能達(dá)到高速低功耗的要求。
 

3 總結(jié)
    多端口寄存器堆的低功耗不能僅僅針對(duì)某個(gè)單元或某個(gè)部分進(jìn)行，而應(yīng)該結(jié)合它的基本組成單元和它的電路結(jié)構(gòu)，分析其功耗組成，從中找到節(jié)約功耗的有效方法。本文總結(jié)了幾種降低多端口寄存器堆功耗的方案，對(duì)各個(gè)組成電路結(jié)構(gòu)，有針對(duì)性地進(jìn)行功耗優(yōu)化，包括降低字位線電壓擺幅，減小負(fù)載電容，采用門控時(shí)鐘，以及選用合適的靈敏放大器等方法，從而達(dá)到降低寄存器堆總功耗的目的。