1 引言
    傳統(tǒng)的通信方式傳輸速度慢、抗干擾能力弱、安裝麻煩等原因嚴(yán)重阻礙了數(shù)據(jù)采集設(shè)備的發(fā)展，隨著電子信息技術(shù)的迅猛發(fā)展。計算機和外圍設(shè)備得到飛速發(fā)展和應(yīng)用。新一代通用串行總線，簡稱USB。具有傳輸線少、速度快、支持熱插拔以及易于擴展等優(yōu)點，很好解決了以上問題，因此串行總線技術(shù)在計算機系統(tǒng)及通信設(shè)備中得到廣泛的應(yīng)用，為了滿足數(shù)據(jù)采集傳輸速度的要求．所以提出了高速USB接口的設(shè)計與實施。
    系統(tǒng)硬件實現(xiàn)數(shù)據(jù)采集功能，并將采集的數(shù)據(jù)送至USB控制器，再通過USB接口將數(shù)據(jù)傳送給PC機。硬件設(shè)計主要包括USB2．O主控制器(CY7C68013)外圍電路設(shè)計、CY7C68013與FPGA連接等。系統(tǒng)軟件包括USB固件程序、設(shè)備的驅(qū)動程序和用戶界面程序。USB固件程序在keilC中完成，實現(xiàn)對CY7C68013初始化，設(shè)備驅(qū)動程序為用戶界面程序提供軟件和硬件平臺連接的通道，由DriverStudiO開發(fā)；用戶界面程序采用VB語言完成，在VB中調(diào)用驅(qū)動函數(shù)中的句柄對硬件設(shè)備進(jìn)行操作，實現(xiàn)數(shù)據(jù)的接收、保存、顯示和打印功能。

2 USB控制器件CY7C68013內(nèi)部結(jié)構(gòu)
    CY7C68013是Cypres公司生產(chǎn)EZ—USB FX2系列的一種。其內(nèi)部結(jié)構(gòu)如圖1所示。EZ-USB FX2系列的典型應(yīng)用是無線局域網(wǎng)、移動硬盤、DSL調(diào)制解調(diào)器等接口類設(shè)備。為滿足不同用戶的需要，Cypress公司為FX2提供了4種封裝形式：128引腳TQFP；100引腳QFN；56引腳QFN；56引腳SSOP。這些同種類不同封裝的其內(nèi)部結(jié)構(gòu)相同，不同的封裝形式引出的外部引腳數(shù)量有所不同。EZ—USB FX2擁有獨特的結(jié)構(gòu)，其串行接口引擎(SIE)負(fù)責(zé)完成諸如數(shù)據(jù)的編解碼、差錯控制、位填充等與USB協(xié)議有關(guān)的功能，將嵌入式MCU(增強型8051)解放出來，簡化固件代碼的開發(fā)。FX2中還包含一個通用可編程接口(GPIF)，它支持所有通用的總線標(biāo)準(zhǔn)，并可與外部ASIC、DSP等直接相連，對于EZ—USB FX系列需要微處理器(增強型8051)參與端點FIFO與外圍電路之間的數(shù)據(jù)傳輸，由于增強型8051本身的工作頻率較低，限制了傳輸速率的進(jìn)一步提高。雖然這種限制在12Mb／s的全速模式下并不明顯，但當(dāng)速率提升至480 Mb／s的高速模式時，微處理器必將成為整個系統(tǒng)的帶寬瓶頸。為此，在EZ—USBFX2中，USB接口和外圍電路直接共享FIFO存儲器。增強型8051可不參與數(shù)據(jù)傳輸，但通過FIFO或RAM的方式訪問所傳輸?shù)臄?shù)據(jù)，這些FIF0與USB之間的傳輸以數(shù)據(jù)包的形式實現(xiàn)，此處理被稱為“量子FIF0”，它很好的解決了USB高速傳輸模式下的帶寬問題。

    EZ-USBFX2內(nèi)部包含3個固定的64字節(jié)端點緩沖區(qū)(0xE740～0x7FF)和4KB的可配置端點緩沖區(qū)空間(OxF000～OxFFFF)。3個64字節(jié)的緩沖區(qū)分別用于EPO，EPIIN和EPIOUT，4KB的可配置緩沖區(qū)用于EP2、EP4、EP6和EP8。其中，端點0默認(rèn)為控制端點，其0UT和IN數(shù)據(jù)共享一塊存儲空間(OxE740～OxE77F)，端點1支持塊傳輸、中斷傳輸和同步傳輸，其OUT數(shù)據(jù)占用緩沖區(qū)OxE780～0xE7BF，IN數(shù)據(jù)占用緩沖區(qū)OxE7C0~0xE7FFa端點。端點l僅能由EZ-USB FX2的固件訪問端點2、端點4，端點6和端點8是大容量高帶寬的數(shù)據(jù)傳輸端點，其無需8051固件干涉便可同外圍電路完成高速數(shù)據(jù)傳輸。這4個端點具有非常靈活的配置方式，適應(yīng)不同場合下的帶寬要求。其中雙重緩沖意味著USB讀寫一個緩沖區(qū)的同時，另一緩沖區(qū)可以與外圍電路進(jìn)行數(shù)據(jù)通信；三重緩沖增加了第3個數(shù)據(jù)緩沖區(qū)，可供USB端或外圍電路端使用；四重緩沖增加了第4個緩沖區(qū)。多重緩沖結(jié)構(gòu)可在數(shù)據(jù)讀寫雙方速度相似時，有效提高USB帶寬的性能，平滑帶寬抖動，并減少雙方的互相等待時間。

3 硬件設(shè)計
    USB控制器及其外圍電路組成系統(tǒng)的數(shù)據(jù)讀取和傳輸模塊，主要負(fù)責(zé)讀取數(shù)據(jù)及與PC機通信，從而完成系統(tǒng)功能。EZ—USBFX2和FPGA的從SlaveFIF0硬件連接如圖2所示。

    EZ-USBFX2和FPGA之間的通信模式既可選擇從屬FIFO接口模式，也可選擇GPIF接口模式。通過配置IF—CONFIG[l：0]來選擇。當(dāng)為11時，選擇從屬FIFO接口模式；當(dāng)為10時，選擇GPIF接口模式。
    當(dāng)EZ—USBFX2被設(shè)置為SlaveFIFO接口模式時，USB數(shù)據(jù)在PC機和FPGA中傳輸，不需EZ-USBFX2的CPU參與，而經(jīng)EZ-USBFX2的內(nèi)部端點FIFO傳輸。對FPGA端點FIFO提供了FPGA經(jīng)16位數(shù)據(jù)總線FD連接EZ—USBFX2 FIFO，其數(shù)據(jù)總線是雙向，通過SLOE引腳控制輸出。FIFOADR[1：O]引腳選擇4個FIFO中的一個與FD總線連接。異步方式下，SLRD和SLWR是讀／寫選通信號。同步方式下，SLRD和SLWER作為IFCLIK時鐘引腳使能信號。這里采用異步方式。

4 USB固件程序的設(shè)計
    為了簡化固件編程，Cypress提供了固件編程框架，在此基礎(chǔ)上只需要修改少量代碼即完成固件編程。固件編程框架完成了USB標(biāo)準(zhǔn)設(shè)備請求和USB電源管理，并提供了任務(wù)調(diào)度函數(shù)，在任務(wù)調(diào)度函數(shù)中編寫少量代碼就可完成編程。只需要提供USB設(shè)備描述符表和外圍操作程序就可實現(xiàn)一
個功能完整的USB設(shè)備。
4．1 函數(shù)介紹
    Void TD_Init(void)：此函數(shù)主要完成EZ-USBFX2的初始化，在EZ—USBFX2再次枚舉和開始任務(wù)分配前被調(diào)用，其目的是初始化各個端口以及各端口的先入先出緩沖區(qū)。
    Void TD_PoLL(void)：此函數(shù)在設(shè)備運行時被重復(fù)的調(diào)用，應(yīng)包括完成特別任務(wù)的代碼。在該函數(shù)返回前，優(yōu)先級高的任務(wù)可能己完成。若它返回值為假，EZ—USBFX2將不會影響設(shè)備請求和USB總線設(shè)備掛起事件。若需要大量的處理時間，EZ-USBFX2會通過多次調(diào)用TD_PoLL函數(shù)將時間分段。
    BooL TD_suspend(void)：此函數(shù)是在設(shè)備進(jìn)入掛起狀態(tài)前調(diào)用，在其中加入適當(dāng)?shù)拇a，配置設(shè)備的工作狀態(tài)，可使設(shè)備處于低功耗狀態(tài)并返回真值?？梢愿膭覶D_Suspend的程序代碼，使其返回為假，可使EZ-USBFX2不進(jìn)入掛起狀態(tài)。
    Void TD_Resume (void)：當(dāng)外部要求重新啟動時，設(shè)備會通過調(diào)用此函數(shù)對處理器重啟，即TD_SUspendO函數(shù)的逆操作。此時，設(shè)備在正常電源下重新啟動。設(shè)備請求函數(shù)主要完成對來自主機的命令和請求的處理工作。
4．2 固件主程序
    fw．c是固件程序的主程序文件，負(fù)責(zé)處理主機發(fā)出的各種USB設(shè)備請求。該程序首先初始化所有的內(nèi)部狀態(tài)變量，然后調(diào)用TD_InitO函數(shù)初始化，并打開中斷。然后，固件程序開始列舉USB設(shè)備，直至在端點0上接收到SETUP包為止。一旦接受到令牌包，框架將開始交互的任務(wù)調(diào)度。
    整個系統(tǒng)實現(xiàn)過程中，設(shè)置一些重要寄存器。表1列出EZ—USBFX2為異步從屬FIFO自動模式時，需要配置的相關(guān)寄存器。

5 FPGA程序的設(shè)計
    編程思路：由于CY7C68013設(shè)置為異步SlaveFIFO模式，根據(jù)異步FIFO讀寫狀態(tài)圖，選擇狀態(tài)機來編寫進(jìn)程。其狀態(tài)圖如圖3所示。

6 結(jié)語
    以CY7C68013和FPGA接口為例描述了USB芯片的SlaveFIFO固件程序流程和設(shè)計思想，并且在項目中得到了實際應(yīng)用，并且數(shù)據(jù)連續(xù)傳輸無誤碼，無丟失。