1 系統(tǒng)硬件設(shè)計(jì)
    目前，大容量的FPGA主要有Altera、Xilinx、Lattice、Actel、Cypress等公司的產(chǎn)品。比較而言，Altera CycloneII系列FPGA芯片速度快、容量大、內(nèi)嵌RAM多、并且有DSP硬件乘法器，是低成本、低功耗應(yīng)用的最佳選擇。因此在本文中選用Altera公司的Cyclone II系列FPGA－EP2C8芯片，EP2C8芯片是1．25 V內(nèi)核供電，具有8.256個邏輯單元(LE)，36個M4K RAM塊，RAM總量為165，888，18個嵌入式乘法器以及208個管腳，其中包括182個最大可用I／O引腳。Altera公司有相應(yīng)的開發(fā)軟件平臺Quartus II，此軟件功能強(qiáng)大，使用簡單，支持的器件種類眾多，可支持在線仿真，在線下載等，并具有豐富的IP核及邏輯功能模塊資源，便于使用VHDL+模塊／原理圖輸入界面等等。模擬量信號源主要包括中央控制FPGA單元、模擬量FPGA、靜態(tài)存儲SRAM、單路模擬量單元，如圖l所示，

    整個系統(tǒng)使用USB 2．0接口與計(jì)算機(jī)進(jìn)行通訊，信號由計(jì)算機(jī)軟件生成波形數(shù)據(jù)，通過USB口下載到主控FPGA，經(jīng)過16位SRAM鎖存，將各路信號傳至模擬量FPGA，經(jīng)由解碼分路選通，輸出電源獨(dú)立的不同頻率、不同波形的多路模擬量信號。其中包括4路單極性幅值O～30V，60路雙極性幅值±15V；四種波形分別為鋸齒波、正弦波和方波(占空比1：1)，信號頻率為0～50Hz,以及固定電平，幅值可以初始設(shè)定，并可實(shí)現(xiàn)實(shí)時可調(diào)。

2 單路模擬量組成模塊設(shè)計(jì)
2．1 系統(tǒng)構(gòu)成
    單路模擬量由電源隔離單元、前端穩(wěn)壓單元、數(shù)模轉(zhuǎn)換(DAC)單元和運(yùn)算放大單元等構(gòu)成，具體構(gòu)成如圖2所示，系統(tǒng)由雙18 V供電經(jīng)過穩(wěn)壓單元輸出4．096 V，給DAC和運(yùn)放芯片提供工作電壓，另外通過指令啟動信號在SPI總線上發(fā)送FPGA的CS、SCK、SDI信號，傳至單路模擬量，將相應(yīng)數(shù)字量進(jìn)行D／A轉(zhuǎn)換，得到的模擬量數(shù)據(jù)經(jīng)由運(yùn)算放大輸出，即可實(shí)現(xiàn)64路模擬量波形。系統(tǒng)時鐘同步輸出，具有很高的可靠性。

2．2 組成模塊設(shè)計(jì)
2．2．1 電源隔離單元
    64路模擬量信號要求對每路信號進(jìn)行獨(dú)立電源隔離，本文采用的ADUM1300是基于ADI公司磁耦隔離技術(shù)的通用型三通道數(shù)字隔離器，經(jīng)過自制高壓隔離信號調(diào)理電路，可以輸出系統(tǒng)任務(wù)要求的相互隔離的、獨(dú)立基準(zhǔn)模擬量信號，實(shí)現(xiàn)SPI接口和數(shù)字轉(zhuǎn)換器的隔離。它采用了高速CMOS工藝和芯片級的變壓器技術(shù)，在性能、功耗、體積等各方面都有光電隔離器件無法比擬的優(yōu)勢。ADUM130數(shù)字隔離器在一個器件中提供三個獨(dú)立的隔離通道，兩端工作電壓為2．7V～5．5V，支持低電壓工作，并能實(shí)現(xiàn)電平轉(zhuǎn)換。另外，ADUM130具有很低的脈寬失真(<3ns)，功耗僅為0．8mA，工作電壓為3V／5V，傳輸速率為1M／25M／90Mb／s，ADuM130還具有直流校正功能，有一個刷新電路保證即使不存在輸入跳變的情況下，輸出狀態(tài)也能與輸入狀態(tài)相匹配，這對于上電狀態(tài)和具有低數(shù)據(jù)速率的輸入波形或恒定的直流輸入情況是很重要的。
2．2．2 前端穩(wěn)壓單元
    REF198精密電壓基準(zhǔn)，初始精度0．05％，溫漂5ppm／℃，輸出電流30mA，最大電源電流45 μ A，電源電壓范圍6．4V～15V，輸出電壓4．096V，每路輸出電壓與理論設(shè)置值的誤差在30mV以內(nèi)；每路驅(qū)動能力不低于5mA；該芯片同時為數(shù)模轉(zhuǎn)換(DAC)模塊和運(yùn)放模塊提供工作電壓。
2．2．3 DAC單元
    MCP4821是12位DAC芯片，本文中是單電源供電，32．768 MHz時鐘支持的SPI接口，溫漂50ppm／℃，電源電壓范圍2．7V～5．5V，內(nèi)部參考電壓為2．048V，F(xiàn)PGA向MCP4821寫入16位數(shù)據(jù)，如圖3所示，高四位是芯片配置位(Config bits)，其它12位是數(shù)據(jù)位(data bits)，在CS信號上升沿有效時，經(jīng)過16個時鐘脈沖完成轉(zhuǎn)換。

2．2．4 運(yùn)算放大單元
    AD824運(yùn)算放大器是美國AD公司生產(chǎn)的單電源、低功耗、精密場效應(yīng)輸入的運(yùn)算放大器。采用雙電源工作時，它的輸出電壓能夠達(dá)到電源的正負(fù)電源電壓。AD824的芯片內(nèi)含有四個性能匹配的運(yùn)算放大器。在本設(shè)計(jì)的雙電源工作時，額定工作電壓由±1．5v到±18v。它們的輸出電壓擺幅僅比電源電壓小10mV。輸入信號有可能出現(xiàn)大于+VS時，運(yùn)算放大器的同相輸入端串聯(lián)一個電阻，典型值為1k Ω，就能防止輸入信號的相位反相，但將產(chǎn)生附加的輸入電壓噪聲。

3 電磁干擾設(shè)計(jì)
    在整個電路系統(tǒng)中，電磁干擾主要出現(xiàn)在輸入與輸出接口處，其內(nèi)部結(jié)構(gòu)一般不會出現(xiàn)電磁干擾。本系統(tǒng)對輸入輸出信號進(jìn)行接口保護(hù)，防止電磁干擾的產(chǎn)生；并采用線性電源及電源濾波模塊，關(guān)鍵模塊均進(jìn)行電磁屏蔽，以最大程度降低模塊問的互擾。如圖3所示，左側(cè)為有電磁干擾的正弦波，可以很明顯地看出，在正弦波波峰位置突然出現(xiàn)一個下拉電平，經(jīng)過多次分析，此現(xiàn)象為輸入電源受到嚴(yán)重干擾而引起，右側(cè)為經(jīng)過II濾波模塊后的波形。

4 結(jié)束語
    本文應(yīng)用FPGA實(shí)現(xiàn)了模擬／數(shù)字信號采集系統(tǒng)設(shè)計(jì)，異步串行數(shù)據(jù)傳輸?shù)?，并且通過多路切換開關(guān)循環(huán)采集，實(shí)現(xiàn)了對高速信號的采集和精確的電路設(shè)計(jì)，系統(tǒng)性能穩(wěn)定，數(shù)據(jù)采集精度較高，抗干擾能力較強(qiáng)，具有很高的使用價值和良好的應(yīng)用前景。經(jīng)過多次長時間上電測試，能產(chǎn)生頻率、幅值可調(diào)的波形信號，每路波形輸出電壓基準(zhǔn)隔離，調(diào)節(jié)精度高達(dá)1％，遠(yuǎn)高于普通的信號源，完全滿足系統(tǒng)設(shè)計(jì)的要求，已成功應(yīng)用于某遙測信號源。