介紹了S3C2410的LCD控制器的數(shù)據(jù)和控制管腳,并給出了LCD的控制流程和TFT-LCD的控制器設置規(guī)則。參照TFT-LCD CJM10C0101的邏輯要求和時序要求設計了其驅(qū)動電路,設置了各主要LCD寄存器。
　　開發(fā)了CJM10C0101在嵌入式LINUX下的顯示驅(qū)動程序,并在CJM10C0101上顯示了清晰穩(wěn)定的畫面。實驗表明這套裝置通用性好,能驅(qū)動大部分的TFT-LCD;可移植性強,經(jīng)過少許修改即可應用在其他嵌入式系統(tǒng)中。它是S3C2410驅(qū)動TFT-LCD的一套較佳的解決方案。

　　1 引言

　　隨著科技的發(fā)展,ARM在社會各個方面的應用越來越廣。S3C2410是三星公司生產(chǎn)的基于ARM920T內(nèi)核的RISC微處理器,主頻可達203MHz,適用于信息家電、SmartPhone、Tablet、手持設備、移動終端等領域。其中,集成的LCD控制器具有通用性,可與大多數(shù)的LCD顯示模塊接口。CJM10C0101是一種用非晶硅TFT作為開關器件的有源矩陣液晶顯示器,該模塊包括TFT-LCD顯示屏!驅(qū)動電路和背光源,其接口為TTL電平。分辨率為640×480像素,用18bit數(shù)據(jù)信號能顯示262144色。6點視角是最佳視角。

　　在以三星ARM芯片S3C2410為核心,USB、UART、LCD、TOUCHPANEL等作為輸入輸出設備,FLASH和SDRAM作存儲器,加上固化在FLASH里面的嵌入式LINUX組成的嵌入式系統(tǒng)中,我們致力于使此系統(tǒng)用本國生產(chǎn)的TFT-LCD作顯示輸出,因此研究設計了驅(qū)動CJM10C0101型26.4cm(10.4in)TFTLCD的硬件適配電路與嵌入式LINUX下的顯示驅(qū)動程序。

　　2 S3C2410 LCD控制器介紹

　　2.1 管腳

　　S3C2410 LCD控制器用于傳輸視頻數(shù)據(jù)和產(chǎn)生必要的控制信號,像VFRAME、VLINE、VCLK、VM等等。除了控制信號,S3C2410還有輸出視頻數(shù)據(jù)的端口VD[23:0],如圖1示。

　　將要用到的管腳描述如下:VCLK－像素時鐘信號;VD[23:0]－LCD像素輸出端口;VM/VDEN/TP－LCD驅(qū)動器的AC偏置信號(STN)/數(shù)據(jù)使能信號(TFT)/SECTFT源驅(qū)動器數(shù)據(jù)加載脈沖信號。

　　2.2 寄存器介紹

　　S3C2410的LCD控制寄存器主要有:LCDCON1寄存器、LCDCON2寄存器、LCDCON3寄存器、LCDCON4寄存器和LCDCON5寄存器等,詳情請見參考文獻[1]。

　　2.3 控制流程

　　LCD控制器由REGBANK、LCDCDMA、VIDPRCS、TIMEGEN和LPC3600組成(見圖2)。

　　REGBANK有17個可編程寄存器組和256×16的調(diào)色板存儲器,用來設定LCD控制器。LCDCDMA是一個專用DMA,自動從幀存儲器傳輸視頻數(shù)據(jù)到LCD控制器,用這個特殊的DMA,視頻數(shù)據(jù)可不經(jīng)過CPU干涉就顯示在屏幕上。

　　VIDPRCS接受從LCDCDMA來的視頻數(shù)據(jù)并在將其改變到合適數(shù)據(jù)格式后經(jīng)VD[23:0]將之送到LCD驅(qū)動器,如4/8單掃描或4雙掃描顯示模式。

　　TIMEGEN由可編程邏輯組成,以支持不同LCD驅(qū)動器的接口時序和速率的不同要求。TIMEGEN產(chǎn)生VFRAME、VLINE、VCLK、VM信號等。

　　數(shù)據(jù)流描述如下:FIFO存儲器位于LCDCDMA。當FIFO空或部分空時,LCDCDMA要求從基于突發(fā)傳輸模式的幀存儲器中取來數(shù)據(jù),存入要顯示的圖像數(shù)據(jù),而這個幀存儲器是LCD控制器在RAM中開辟的一片緩沖區(qū)。當這個傳輸請求被存儲控制器中的總線仲裁器接收到后,從系統(tǒng)存儲器到內(nèi)部FIFO就會成功傳輸4個字。FIFO的總大小是28個字,其中低位FIFOL是12個字,高位FIFOH是16個字。S3C2410有兩個FIFO來支持雙掃描顯示模式。在單掃描模式下,只使用一個FIFO(FIFOH)。

　　2.4 TFT控制器操作

　　S3C2410支持STN-LCD和TFT-LCD,這里我們只介紹其對TFT-LCD的控制。

　　TIMEGEN產(chǎn)生LCD驅(qū)動器的控制信號,如VSYNC、HSYNC、VCLK、VDEN和LEND等。這些控制信號與REGBANK寄存器組中的LCDCON1/2/3/4/5寄存器的配置關系相當密切,基于LCD控制寄存器中的這些可編程配置,TIMEGEN產(chǎn)生可編程控制信號來支持不同類型的LCD驅(qū)動器。

　　VSYNC和HSYNC脈沖的產(chǎn)生依賴于LCDCON2/3寄存器的HOZVAL域和LINEVAL域的配置。HOZVAL和LINEVAL的值由LCD屏的尺寸決定,如下公式:

　　HOZVAL=水平顯示尺寸-1    (1)

　　LINEVAL=垂直顯示尺寸-1   (2)

　　VCLK信號的頻率取決于LCDCON1寄存器中的CLKVAL域。VCLK和CLKVAL的關系如下,其中CLKVAL的最小值是0:

　　VCLK(Hz)=HCLK/[(CLKVAL+1)×2]        (3)

　　幀頻率是VSYNC信號的頻率,它與LCDCON1和LCDCON2/3/4寄存器的VSYNC、VBPD、VFPD、LINEVAL、HSYNC、HBPD、HFPD、HOZVAL和CLKVAL都有關系。大多數(shù)LCD驅(qū)動器都需要與顯示器相匹配的幀頻率,幀頻率計算公式如下:

　　FrameRate=1/{[(VSPW+1)+(VBPD+1)+(LINEVAL+1)+(VFPD+1)]×[(HSPW+1)+

　　(HBPD+1)+(HFPD+1)+(HOZVAL+1)]×[2×(CLKVAL+1)/(HCLK)]}              (4)

　　參照CJM10C0101的參數(shù)和公式(1)、(2),可得出HOZVAL=639;LINEVAL=479。其余主要寄存器的值在下面給出。

　　3 CJM10C0101的邏輯、時序要求[2]

　　各時間參數(shù)見表1。

　　根據(jù)時序要求,我們設定VM/VDEN信號作LCD的ENAB信號,VCLK信號作LCD的NCLK信號。要想得到合適的VM和VCLK波形,就要正確設定寄存器的值,根據(jù)寄存器的值與VM和VCLK波形的關系,我們設定了如下關鍵寄存器的值:

　　HSPW=10;HBPD=100;HFPD=47;

　　VSPW=1;VBPD=37;VFPD=4

　　S3C2410的HCLK工作頻率為100MHz左右,因此根據(jù)公式(3)設CLKVAL=1。這些值將在驅(qū)動程序中得到具體體現(xiàn)。

　　4 硬件驅(qū)動電路組成

　　因為開發(fā)板引出管腳有限,只引出了16根視頻數(shù)據(jù)線,所以我們只利用這16根數(shù)據(jù)線擴充為18根作CJM10C0101的數(shù)據(jù)輸入線,即RB信號的最低兩位共用一根數(shù)據(jù)線。CJM10C0101要求其電源電壓Vdd典型值為5V,并且LCD數(shù)據(jù)和控制信號的高電平輸入電壓V在[3.5V,Vdd]范圍內(nèi),低電平輸入電壓Vil在[0,1.5V]范圍內(nèi),故用4片74LVC4245進行3~5V的邏輯電平轉(zhuǎn)換,具體電路如圖4。同時考慮到通用性,使74LVC4245的電源為3V/5V可選,這樣也能驅(qū)動3V邏輯電平的TFT-LCD。

　　5 嵌入式Linux下驅(qū)動程序的開發(fā)[6]

　　FrameBuffer是出現(xiàn)在Linux2.2.xx內(nèi)核當中的一種驅(qū)動程序接口,對應的源文件在linux/drivers/video/目錄下,總的抽象設備文件為fbcon.c。這種接口將顯示設備抽象為幀緩沖區(qū)。用戶可以將它看成是顯示內(nèi)存的一個映像。

　　在使用幀緩沖時,Linux是將顯卡置于圖形模式下的。

　　我們根據(jù)以上對LCD各主要寄存器設置的分析得出的結(jié)果,開發(fā)了基于FrameBuffer機制的S3C2410 fb驅(qū)動程序。下面是經(jīng)過調(diào)試成功的部分代碼,作用是對顯示屏幕初始化和設置LCD控制寄存器的值。

　　/*s3c2410fb.c  */
………………
#ifdef CONFIG-S3C2410-SMDK
statIC struct s3c2410fb-mach-info xxx-stn-info-initdATA={
    pixclock:174757,   bpp:16,
#ifdef CONFIG-FB-S3C2410-EMUL      //顯示屏幕初始化
  xres:  96,
#else
  xres:  640,
#endif
  yres:  480,
  hsync-len: 5, vsync2len: 1,
  left-margin: 7, upper-margin: 1,
  right-margin: 3, lower-margin: 3,
  sync: 0, cmap-static: 1,
  reg:{               //設置LCD控制寄存器的值
     lcdcon1:LCD1-BPP-16T|LCD1-PNR-TFT|LCD1-CLKVAL(1),
     lcdcon2:LCD2-VBPD(37)|LCD2-VFPD(4)|LCD2-VSPW(1),
     lcdcon3:LCD3-HBPD(100)|LCD3-HFPD(47),
     lcdcon4:LCD4-HSPW(10)|LCD4-MVAL(13),
     lcdcon5:LCD5-FRM565|LCD5-HWSWP|LCD5-PWREN,
     },
};
#endif
………………

　　6 結(jié)果

　　經(jīng)過硬件方面的調(diào)試修改,在S3C2410開發(fā)板的VCLK和VM腳成功得到了CJM10C0101所需的時鐘信號和復合控制信號,見圖5,6,7和8;在軟件方面修改了S3C2410的驅(qū)動程序,經(jīng)編譯整個系統(tǒng)后再重新寫到Flash中,重啟后能正確顯示原系統(tǒng)的靜態(tài)啟動畫面,并且畫面清晰穩(wěn)定,達到了預期的效果。這套裝置可用在工業(yè)控制和車載通信等領域作顯示輸出設備,再加上適當?shù)挠|摸屏可組成方便可靠的輸入輸出設備。

圖5 VCLK波形(tc=1/25.28MHz=39.56ns)

圖6 VM波形(t1=16.6ms)

圖7 VM波形(t3=1/31.6kHz=31.65Ls)

圖8 VM波形(t1-t2=1.432ms)