摘要：主要介紹了二進制移頻鍵控FSK通信過程中利用FPGA進行偽隨機序列加密的實現(xiàn)方法。移頻鍵控是信息傳輸中使用較早的一種調(diào)制方式，它具有實現(xiàn)容易，抗噪聲與抗衰減性能較好的優(yōu)點，在中低速數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用。直接利用FPGA產(chǎn)生偽隨機序列的方法可以為系統(tǒng)設(shè)計或測試帶來極大的便利。給出了基于線性反饋移位寄存器電路，設(shè)計一種簡潔的偽隨機序列發(fā)生器的方法。這種方法所產(chǎn)生的隨機序列不僅可具有極長的周期，而且還具有良好的隨機特性。由于該偽隨機序列可以被設(shè)計成任意長度，所以設(shè)計過程比較靈活。介紹了加密的設(shè)計理論、設(shè)計過程和硬件實現(xiàn)，該電路可進行下栽生成實際電路，并應(yīng)用到信息安全領(lǐng)域中。
關(guān)鍵詞：偽隨機序列發(fā)生器；線性反饋移位寄存器；m序列；移頻鍵控FSK

0 引 言
    隨著技術(shù)的發(fā)展，上世紀90年代初期出現(xiàn)了FP—GA(Field Programmahie Gate Array)，這是一種比較復(fù)雜的可編程邏輯器件。就當(dāng)時的情況而言，工程師們必須了解各種邏輯器件的特性，再將邏輯器件組合成電路圖，一個簡單的邏輯電路，也許需要數(shù)十個分散的TTL器件組合成的一塊電路板。用VHDL語言完成需要的功能模塊的設(shè)計和仿真是一種集多種優(yōu)點于一身的方法，例如它的保密性強、資源占用量相對少等，因此對這種設(shè)計方法進行研究，并與其他設(shè)計方法進行比較，為以后自主研發(fā)產(chǎn)品做出必要的準備。
    目前在數(shù)字電路設(shè)計中，F(xiàn)PGA發(fā)揮著越來越重要的作用。從簡單的接口電路設(shè)計到復(fù)雜的狀態(tài)機，甚至系統(tǒng)級芯片，F(xiàn)PGA所扮演的角色已經(jīng)不容忽視。它的可編程特性帶來了電路設(shè)計的靈活性，縮短了產(chǎn)品上市的時間。
    隨著網(wǎng)絡(luò)的快速發(fā)展，信息安全越來越引起人們的關(guān)注，加密技術(shù)作為信息安全的利器，正發(fā)揮著重大作用。通過在硬件設(shè)備中添加加密功能，可使存儲和傳輸?shù)臄?shù)據(jù)具有較高的安全性。傳統(tǒng)的加密工作是通過在主機上運行加密軟件實現(xiàn)的，這種方法除占用主機資源外，其運算速度較硬件加密要慢，密鑰以明文的方式存儲在程序中，或者以加密的方式存儲在文件或數(shù)據(jù)庫中，重要數(shù)據(jù)會在某一時刻以明文形式出現(xiàn)在計算機的內(nèi)存或磁盤中，安全性較差。而硬件加密是通過獨立于主機系統(tǒng)外的硬件加密設(shè)備實現(xiàn)的，所有關(guān)鍵數(shù)據(jù)的存儲、運算都通過硬件實現(xiàn)，不占主機資源、速度快、安全性較高。
    采用可編程邏輯門陣列FPGA具體實現(xiàn)加密功能，設(shè)計者自己可以對芯片內(nèi)部單元進行配置，設(shè)計比較靈活，只需改變配置就可實現(xiàn)安全不同的功能，大大縮短了設(shè)計周期和開發(fā)時間，同時經(jīng)過優(yōu)化可以達到較高的性能。另外，有多種EDA開發(fā)軟件支持FPGA的設(shè)計，因而用FPGA器件進行開發(fā)研制其自由度較大。在進行數(shù)據(jù)傳輸?shù)臅r候，不僅要保證高速的數(shù)據(jù)傳輸，還要保證數(shù)據(jù)傳輸?shù)姆€(wěn)定與完整，因此本電路要重點解決數(shù)據(jù)在加密過程中產(chǎn)生的脈沖現(xiàn)象，使最終能得到較好的加密數(shù)據(jù)輸出波形。

1 FPGA加密技術(shù)算法
    大多數(shù)通信系統(tǒng)都采用數(shù)據(jù)流密碼保護相關(guān)的信息，如圖1所示。利用X0R函數(shù)模2的特性，純文本P可以在接收器端重構(gòu)，這是因為：

    對于XOR LFSR，存在全是零字的可能性，但是這種情況應(yīng)該永遠也不會出現(xiàn)。如果循環(huán)是從非零字開始的，則循環(huán)長度總是2t一1。通常，如果FGPA是在全零字狀態(tài)被喚醒，就會更加方便地使用“鏡像”或翻轉(zhuǎn)的LFSR電路。如果全零字是一種正確模式，并且生成了精確的轉(zhuǎn)置序列，就需要用一個“非XOR”或XNOR門代替XOR門。

   
    LFSR仿真局部放大圖如圖2所示。其中時鐘周期為10 ns，當(dāng)LFSR通過所有可能的位模式時，生成的最大序列長度為63。其中elk為時鐘，z為LFSR寄存器中的內(nèi)容，y為LFSR的輸出。

2 基于FPGA的二進制數(shù)字通信平臺
    為了更加清晰地展現(xiàn)FPGA的加密過程，本文將為FPGA加密過程搭建一個基于FPGA的二進制數(shù)字通信平臺。通過這一平臺，可以實現(xiàn)數(shù)字信號的加密、解密過程，也能更加深入地了解FPGA器件的有關(guān)功能以及VHDL的編程方法。
2．1 FSK調(diào)制通信平臺設(shè)計
    FSK信號的產(chǎn)生方法主要有兩種：第一種方法是用二進制基帶矩形脈沖去調(diào)制一個調(diào)頻器，使其輸出兩個不同頻率的碼元。這種方法產(chǎn)生的調(diào)頻信號是相位連續(xù)的，雖然實現(xiàn)方法簡單，但頻率穩(wěn)定度不高，同時頻率轉(zhuǎn)換速度不能做得太快，但是其優(yōu)點是由調(diào)頻器所產(chǎn)生的FSK信號在相鄰碼元之間的相位是連續(xù)的。第二種方法是用一個基帶脈沖控制的開關(guān)電路去選擇兩個獨立頻率源的振蕩作為輸出，由于是獨立的頻率源，所以信號頻率穩(wěn)定度可以做的很高并且沒有過渡頻率，它的轉(zhuǎn)換速度快，波形好。
    FSK調(diào)制方框圖如圖3所示。

2．2 FSK解調(diào)通信平臺設(shè)計
    二進制FSK信號常用的解調(diào)方法是采用非相干解調(diào)法和相干解調(diào)法，除此之外，F(xiàn)SK信號還有其他的解調(diào)方法，比如鑒頻法、過零檢測法及差分檢測法FSK解調(diào)方框圖如圖5所示。

    FSK解調(diào)VHDL程序仿真圖如圖6所示。

3 基于FPGA加密技術(shù)的FSK數(shù)字通信系統(tǒng)
    數(shù)字通信傳輸?shù)氖且粋€接一個按節(jié)拍傳送的數(shù)字信號單元，因此接收端必須按與發(fā)送端相同的節(jié)拍接收。否則，會因收發(fā)節(jié)拍不一致而使接收性能變壞。
    FSK數(shù)字通信系統(tǒng)模型如圖7所示。

    FSK數(shù)字加密通信系統(tǒng)QuartusⅡ原理框圖如圖8所示。

    基于FPGA的FSK數(shù)字加密通信系統(tǒng)QuartusⅡ仿真框圖如圖9所示。

4 結(jié) 語
    硬件加密是通過獨立于主機系統(tǒng)外的硬件加密設(shè)備實現(xiàn)的，所有關(guān)鍵數(shù)據(jù)的存儲、運算都通過硬件實現(xiàn)，硬件加密具有不占主機資源、速度快、安全性較高的特點。為了能夠更好地體現(xiàn)出加密算法的實際應(yīng)用，本文為該加密過程設(shè)計了一個通信平臺。該系統(tǒng)不但完成了基帶信號的調(diào)制，已調(diào)信號的解調(diào)，還將加密過程加入其中，使整個通信過程更加完整。最后對該帶有加密過程的FSK數(shù)字移頻通信系統(tǒng)進行模擬實驗，并分析、調(diào)試及驗證其功能，該電路可進行下載生成實際電路，應(yīng)用到相應(yīng)領(lǐng)域中。