1 引言
    隨著通信技術(shù)的迅猛發(fā)展，人們對(duì)通信系統(tǒng)中單元電路的研究也越來(lái)越多。而分頻器廣泛應(yīng)用于光纖通信和射頻通信系統(tǒng)中，因此，高速分頻器的研究也日益受到關(guān)注。分頻器按實(shí)現(xiàn)方式可分為模擬和數(shù)字兩種。模擬分頻器可由注入鎖定等結(jié)構(gòu)實(shí)現(xiàn)，一般具有工作頻率高、功耗低等優(yōu)點(diǎn)，但是分頻范圍較小，芯片面積較大。數(shù)字分頻器基于觸發(fā)器結(jié)構(gòu)，一般分頻范圍較寬，芯片面積較小，但相對(duì)于模擬分頻器其工作頻率較低，功耗較大。這里采用UMC 0．13 um的CMOS工藝(其特征頻率fT約100 GHz)，在電源電壓為1．2 V時(shí)，實(shí)現(xiàn)一個(gè)高速、寬分頻范圍的數(shù)字四分頻器。

2 電路設(shè)計(jì)
    圖1為四分頻器的系統(tǒng)框圖。它由兩個(gè)二分頻器級(jí)聯(lián)而成。為了實(shí)現(xiàn)級(jí)間隔離和電平匹配，在兩個(gè)二分頻器之間加入級(jí)間緩沖電路。為便于區(qū)分這兩個(gè)分頻器，將前一個(gè)二分頻器稱為高速二分頻器，后一個(gè)二分頻器稱為低速二分頻器。因?yàn)橐獪y(cè)試電路，需考慮輸入和輸出端口的阻抗匹配。為解決這些問(wèn)題，電路中設(shè)計(jì)輸人和輸出部分。輸入部分除實(shí)現(xiàn)輸入阻抗匹配外，還要提供直流偏置。輸出部分用以保證測(cè)試時(shí)的阻抗匹配以及得到一定的輸出信號(hào)幅度。

2．1 二分頻器
    這里采用的二分頻器為全差分的共柵動(dòng)態(tài)負(fù)載結(jié)構(gòu)，其框圖和電路圖如圖2a和圖2b所示。

    該二分頻器由兩個(gè)相同的相互交叉耦合的D觸發(fā)器構(gòu)成，其中CLK和CLKn為一對(duì)差分輸入信號(hào)。由于兩個(gè)觸發(fā)器完全相同，下面僅以圖2b中左邊的觸發(fā)器為例進(jìn)行分析。當(dāng)CLK為低電平時(shí)，電路工作在采樣模式，開(kāi)關(guān)管VMa5導(dǎo)通，輸入對(duì)管VMn3、VMn4用于采樣輸入信號(hào)，PMOS負(fù)載管VMp1、VMp2工作在線性區(qū)，其導(dǎo)通電阻很小，相應(yīng)的時(shí)間常數(shù)RC就較小，從而使得輸出結(jié)點(diǎn)Q，Qn的狀態(tài)轉(zhuǎn)換時(shí)間較短； 當(dāng)CLK為高電平時(shí)，電路工作在保持模式，開(kāi)關(guān)管VMn5截止，PMOS負(fù)載管VMp1、VMp2工作在截止區(qū)，相應(yīng)的時(shí)間常數(shù)很大，而NMOS的交叉耦合對(duì)管VMn1、VMn2形成正反饋，在保持模式下用于維持觸發(fā)器的輸出狀態(tài)，在采樣模式下加快輸出節(jié)點(diǎn)的狀態(tài)轉(zhuǎn)換速度。因此該主從結(jié)構(gòu)的觸發(fā)器形成一個(gè)二分頻器。動(dòng)態(tài)負(fù)載技術(shù)極大地提高了分頻器的工作速度。
    本文目的是設(shè)計(jì)高速分頻器，因此其工作速度是考慮的首要問(wèn)題。觸發(fā)器中決定工作速度的主要因素是輸出節(jié)點(diǎn)的總電容。同樣以圖2b中左邊的觸發(fā)器為例說(shuō)明，考慮其中一個(gè)輸出節(jié)點(diǎn)Qn相應(yīng)的總電容，包括與該輸出節(jié)點(diǎn)相連的所有器件的電容以及它們兩者之間連線上的寄生電容。因此在進(jìn)行電路參數(shù)設(shè)計(jì)和版圖設(shè)計(jì)時(shí)，應(yīng)減少這些電容。在設(shè)計(jì)兩個(gè)二分頻器電路參數(shù)時(shí)，雖然兩者拓?fù)浣Y(jié)構(gòu)一樣，但由于側(cè)重點(diǎn)不同，所以參數(shù)設(shè)計(jì)并不相同。高速二分頻器著重提高其工作速度，因此應(yīng)盡可能地減少輸出節(jié)點(diǎn)的電容。而低速二分頻器的工作速度為高速二分頻器的一半，故速度不是考慮的主要問(wèn)題。因此在對(duì)低速二分頻器電路參數(shù)設(shè)計(jì)時(shí)，在滿足二分頻的條件下應(yīng)著重降低其功耗。另外分頻器的輸出電壓擺幅應(yīng)從兩方面考慮：首先輸出電壓擺幅過(guò)大，則充、放電過(guò)程持續(xù)時(shí)間會(huì)增加，輸出電壓擺幅過(guò)小，則無(wú)法驅(qū)動(dòng)后續(xù)電路。而決定輸出電壓幅度的主要因素為在保持模式下動(dòng)態(tài)負(fù)載管的電阻，因此在設(shè)計(jì)電路時(shí)應(yīng)進(jìn)行折衷考慮，仔細(xì)調(diào)整各管子的參數(shù)。在版圖設(shè)計(jì)時(shí)，對(duì)于管子寬度比較大的應(yīng)盡量使用叉指結(jié)構(gòu)，同時(shí)應(yīng)特別注意圖2中的4條交叉耦合線應(yīng)盡可能短，尤其是高速二分頻器中的4條交叉耦合線對(duì)分頻器的工作速度有很大的影響。

2．2 級(jí)間緩沖電路
    級(jí)間連接要解決的主要問(wèn)題是相鄰兩級(jí)之間的電平匹配和隔離。因?yàn)楦咚俣诸l器的輸出直流電平約為800 mV，而低速二分頻器的輸入直流電平為300 mV，因此需要在兩級(jí)之間加入緩沖器進(jìn)行電平匹配。同時(shí)由于低速二分頻器為共柵級(jí)輸入，其輸入阻抗很小，直接接在高速二分頻器后會(huì)對(duì)其產(chǎn)生過(guò)重的負(fù)載，所以需要在兩級(jí)之間加入緩沖器進(jìn)行隔離。在設(shè)計(jì)過(guò)程中，為能使低速二分頻器正常工作，級(jí)間緩沖輸出后的信號(hào)幅度要大。
    這里級(jí)間緩沖電路采用一個(gè)差分放大器級(jí)聯(lián)一個(gè)源級(jí)跟隨器。傳統(tǒng)的緩沖電路只采用源級(jí)跟隨器解決前后級(jí)的電平匹配和阻抗匹配等問(wèn)題。而該設(shè)計(jì)中，緩沖電路輸入端信號(hào)的工作速度很高，必須達(dá)到足夠的擺率才能使電路正常工作，因此源級(jí)跟隨器的尾電流源和輸入管的柵寬設(shè)計(jì)的較大。如果直接接在高速二分頻器后面會(huì)對(duì)其速度影響很大，所以在源級(jí)跟隨器前加一級(jí)差分放大器，并將其輸入管的柵寬設(shè)計(jì)的較小。差分放大器可以減小緩沖器對(duì)高速二分頻器的影響，另外也可以提高高速二分頻器的輸出信號(hào)的幅度。

3 后仿真結(jié)果
    該四分頻器采用UMC 0．13μm 1層多晶硅和8層金屬的CMOS混合信號(hào)工藝技術(shù)。首先利用UMC公司提供的庫(kù)文件在HSPICE軟件下對(duì)電路進(jìn)行前仿真，然后在Cadence環(huán)境下進(jìn)行版圖設(shè)計(jì)并提取寄生參數(shù)后，對(duì)電路后仿真。圖3為四分頻器的版圖。其芯片面積為(0．33x0．28)mm2。
    分頻器在最高工作頻率37 GHz下的差分雙端輸入和輸出的后仿真波形如圖4所示。圖5為該分頻器的分頻靈敏度曲線。從圖5可看出，該分頻器工作在32 GHz附近時(shí)，所需單端輸入信號(hào)幅度為180 mV。分頻器在10~37 GHz的頻率范圍內(nèi)都可以正常工作。

4 結(jié)論
    介紹一種超高速，寬分頻范圍的四分頻器的設(shè)計(jì)。后仿真結(jié)果表明該四分頻器的最高工作頻率為37 GHz，當(dāng)輸入信號(hào)的幅度為300 mV時(shí)，分頻范圍為27 GHz。在電源電壓為1．2 V，工作在37 GHz時(shí)，該電路的功耗小于30 mW。該四分頻器可應(yīng)用于光纖通信和其他超高速電路。