摘要：本設(shè)計(jì)采用Hittite公司生產(chǎn)的頻率合成器芯片HMC703LP4E為核心，通過(guò)上位機(jī)經(jīng)FPGA輸入控制信息來(lái)產(chǎn)生雷達(dá)系統(tǒng)使用的步進(jìn)頻率信號(hào)。該頻率源具有輸出信號(hào)頻帶寬、變頻時(shí)間短、信號(hào)穩(wěn)定的特點(diǎn)，在雷達(dá)系統(tǒng)設(shè)計(jì)中已經(jīng)有所應(yīng)用。本文給出了設(shè)計(jì)方法和實(shí)驗(yàn)結(jié)果。

0 前言

在雷達(dá)系統(tǒng)中，頻率源扮演著重要的角色，其性能直接影響著整個(gè)雷達(dá)系統(tǒng)。隨著無(wú)線(xiàn)電技術(shù)的發(fā)展，頻率源的設(shè)計(jì)方案也千變?nèi)f化，人們?cè)O(shè)計(jì)了各種各樣的頻率源，其中采用鎖相環(huán)設(shè)計(jì)的頻率源具有輸出頻率高、頻率穩(wěn)定度高、頻率純、低相噪、雜散抑制好等優(yōu)點(diǎn)。本文以HMC703LP4E頻率合成器芯片為核心，外加壓控振蕩器，設(shè)計(jì)了一種用FP GA來(lái)控制的鎖相環(huán)電路，該電路體積較小，調(diào)試方便。與其它鎖相環(huán)電路相比，采用HMC703LP4E實(shí)現(xiàn)的鎖相環(huán)電路體積小，輸出信號(hào)質(zhì)量好，帶寬寬、變頻時(shí)間快。

1 HMC703LP4E功能特點(diǎn)介紹

HMC703LP4E內(nèi)部框圖如圖1所示，它是一款寬帶頻率合成器，輸入信號(hào)的頻率范圍為DC-8GHz。它本身不帶壓控振蕩器(VCO)，需要外加壓控振蕩器才能輸出所需的信號(hào)，其相噪和雜散指標(biāo)好，功能強(qiáng)大，可進(jìn)行相位調(diào)制，除了能用于實(shí)現(xiàn)點(diǎn)頻和步進(jìn)頻信號(hào)外，還能用于實(shí)現(xiàn)線(xiàn)性調(diào)頻信號(hào)。

2 步進(jìn)頻率源參數(shù)設(shè)計(jì)

基于HMC703LP4E的寬帶步進(jìn)頻率源設(shè)計(jì)主要包括輸出信號(hào)頻率、參考頻率、鑒相頻率、濾波器的環(huán)路帶寬、相位噪聲、變頻時(shí)間和雜散抑制等參數(shù)的設(shè)計(jì)。根據(jù)所設(shè)計(jì)的雷達(dá)系統(tǒng)頻率變換需要，本文設(shè)計(jì)的步進(jìn)頻率源指標(biāo)如表1所示。

設(shè)計(jì)時(shí)，根據(jù)雷達(dá)系統(tǒng)所能提供的基準(zhǔn)頻率選擇參考頻率為1 00MHz，壓控振蕩器芯片選擇Hittite公司的HMC587LC4B，它是一款寬帶壓控振蕩器芯片，其輸出頻率范圍為5-10GHz，設(shè)計(jì)中采用二分頻器將其頻率范圍降到2.5GHz-5GHz，滿(mǎn)足雷達(dá)使用需求，二分頻器選擇Hittite公司的HMC361S8G。設(shè)計(jì)時(shí)采用有源濾波的方式進(jìn)行環(huán)路濾波，運(yùn)算放大器選擇THS4031。選擇放大器SBB3089對(duì)輸出信號(hào)進(jìn)行放大，該放大器的增益在其工作帶寬內(nèi)比較平坦。基于變頻時(shí)間和相位噪聲兩個(gè)指標(biāo)綜合考慮，本文設(shè)計(jì)的環(huán)路濾波帶寬為

200KHz，有源濾波器的電阻和電容連接如圖2所示，根據(jù)仿真計(jì)算和調(diào)試經(jīng)驗(yàn)，得到有源濾波器上的電阻和電容參數(shù)為R1=520Ω， C1=2nF，C2=10nF。

3 步進(jìn)頻率源實(shí)現(xiàn)

3.1 步進(jìn)頻率源硬件實(shí)現(xiàn)

電路設(shè)計(jì)時(shí)，射頻電路和電源電路分開(kāi)設(shè)計(jì)，放置在屏蔽盒的正反面，射頻電路設(shè)計(jì)時(shí)需考慮到阻抗匹配，選用電源芯片H MC976LP3、HMC860LP3和LT1965分別對(duì)鎖相環(huán)、VCO和運(yùn)算放大器供電。

基于HMC703LP4E的寬帶步進(jìn)頻率源設(shè)計(jì)原理框圖如圖3所示。

3.2 步進(jìn)頻率源軟件實(shí)現(xiàn)

系統(tǒng)硬件設(shè)計(jì)完成后，需要軟件對(duì)HMC703LP4E進(jìn)行控制，因此設(shè)定控制方式為：上位機(jī)下發(fā)控制指令給主控FPGA，F(xiàn)PGA依照上位機(jī)的指令通過(guò)輸出不同的控制命令碼給芯片實(shí)現(xiàn)頻率控制。根據(jù)系統(tǒng)的工作方式，設(shè)定頻率輸出模式為點(diǎn)頻模式和步進(jìn)頻模式。點(diǎn)頻模式恒定輸出某一固定頻率信號(hào)，步進(jìn)頻模式則是根據(jù)設(shè)置好的起始頻率、步進(jìn)頻率和終止頻率輸出各頻率信號(hào)。

HMC703LP4E有兩種配置模式，HMC模式和OPEN模式，在芯片上電時(shí)確定其工作模式，之后按照該模式對(duì)其進(jìn)行配置。HMC配置模式的仿真時(shí)序如圖4和圖5所示，OPEN配置模式的仿真時(shí)序如圖6和圖7所示。

HMC703LP4E具有多種工作模式，包含Integer Mode，F(xiàn)ractional Mode，Exact Frequency Mode，F(xiàn)M Mode，PM Mode和Frequency Sweep Mode共7種模式。根據(jù)系統(tǒng)需要和控制的復(fù)雜程度，最終選擇Fractional Mode作為步進(jìn)頻模式的工作模式。在這種模式下，上位機(jī)分別下發(fā)頻率碼整數(shù)部分和分?jǐn)?shù)部分控制碼，底層FPGA對(duì)其進(jìn)行解碼后，按照相應(yīng)的時(shí)序控制HMC703LP4E輸出所需要的頻率。

4 性能測(cè)試

采用羅德與施瓦茨公司的信號(hào)與頻譜分析儀在實(shí)驗(yàn)室對(duì)輸出信號(hào)的性能進(jìn)行測(cè)試，測(cè)試連接圖如圖8所示。測(cè)試相噪和雜散性能時(shí)選擇了中心頻率3.8GHz，其他頻點(diǎn)測(cè)試結(jié)果與其相差不大。圖9為頻率源變頻時(shí)間測(cè)試結(jié)果，由于儀器本身的限制，每次測(cè)試最多只能選取160MHz帶寬的信號(hào)。在測(cè)試時(shí)設(shè)置頻率步進(jìn)為1MHz，重復(fù)頻率為25KHz，即每隔40us進(jìn)行一次數(shù)據(jù)更新，圖9中Dwell Time加上Switching Time為重復(fù)頻率，Switching Time為變頻時(shí)間，此時(shí)間表示HMC703LP4E芯片中所有寄存器更新完畢后信號(hào)穩(wěn)定需要的時(shí)間，F(xiàn)PGA控制寬帶步進(jìn)頻率源時(shí)采用10MHz時(shí)鐘，一共需要更新64位數(shù)據(jù)，即寫(xiě)寄存器的時(shí)間為6.4us，從圖9中可以看出完成一次變頻所需要的總時(shí)間小于10us。圖10為3.8GHz相噪測(cè)試結(jié)果，從圖10中可以看出3.8GHz信號(hào)在1KHz處的相噪為-97.72dBc/Hz@1KHz。圖11為3.8GHz信號(hào)的雜散，從圖11中可以看出其雜散小于-60dBc。以上測(cè)試結(jié)果都能符合指標(biāo)要求。

5 結(jié)論

本文介紹了利用以HMC703LP4E頻率合成器芯片為核心，外加環(huán)路濾波器和壓控振蕩器的電路設(shè)計(jì)，采用FPGA進(jìn)行控制實(shí)現(xiàn)2.8GHz-4.8GHz寬帶步進(jìn)頻率源的設(shè)計(jì)過(guò)程和設(shè)計(jì)方法，給出了電路設(shè)計(jì)中的關(guān)鍵器件以及環(huán)路濾波器設(shè)計(jì)的關(guān)鍵參數(shù)，通過(guò)對(duì)硬件電路的調(diào)試和性能優(yōu)化，實(shí)現(xiàn)了雷達(dá)系統(tǒng)所需的體積小，性能好的寬帶步進(jìn)頻率源。