消除復(fù)雜網(wǎng)絡(luò) SoC 開發(fā)風(fēng)險不再是遙遠的目標(biāo)；如今，所有設(shè)計團隊都可以實現(xiàn)。

最近，筆者一直在寫關(guān)于在芯片流片成功之前使用硬件加速仿真來驗證網(wǎng)絡(luò)片上系統(tǒng) （SoC） 設(shè)計的益處的系列文章。在本專欄中，將介紹一種可填補相同網(wǎng)絡(luò)設(shè)計中的前端與后端驗證之間差距的新方法。

在開始詳細介紹前，讓我們先看下這一競爭激烈的細分市場趨勢。由于云計算、大數(shù)據(jù)中心和移動應(yīng)用等新市場的不斷涌現(xiàn)，使得軟件驅(qū)動的網(wǎng)絡(luò) （SDN） 架構(gòu)得以大量采用。圖 1 繪制了 SDN 市場趨勢的年收入，預(yù)計在未來兩年將增長 135%。

圖 1.由于云計算、大數(shù)據(jù)中心和移動應(yīng)用等新市場的出現(xiàn)，SDN 的采用持續(xù)高漲（信息來源：Lauro RizzatTI）

SDN 轉(zhuǎn)而也大幅提高了設(shè)計復(fù)雜性、擴大了設(shè)計規(guī)模以及增加了端口數(shù)量。圖 2 繪制了部分關(guān)鍵細分市場中的設(shè)計規(guī)模增長。

圖 2.復(fù)雜性和門數(shù)量已隨著新 SDN 應(yīng)用而增加（信息來源：Lauro RizzatTI）

開發(fā)這些巨型 SoC 的設(shè)計團隊早已不堪重負，而這種勢不可擋的設(shè)計規(guī)模的劇增更為其帶來諸多挑戰(zhàn)。按重要性遞減的順序，這些挑戰(zhàn)包括：

1.測試所有端口配置。

2.測量并符合性能和帶寬預(yù)期。

3.演示設(shè)計支持各種規(guī)格的所有以太網(wǎng) OSI 層協(xié)議

4.調(diào)試在硬件仿真中找出的硬件問題和實驗室中的后端問題。

5.確保設(shè)計按預(yù)期通過軟件重新配置/執(zhí)行。

6.提供編譯、下載和運行的快速周轉(zhuǎn)時間。

7.最大程度地降低部署驗證環(huán)境的成本/時間。

8.評估功耗并將其降至最低。

9.減小芯片的封裝。

這些挑戰(zhàn)已無法通過傳統(tǒng)軟件仿真工具或者形式驗證工具解決。這并非意味著這些工具已經(jīng)變得毫無用處。恰恰相反，它們是驗證工具箱中的基本工具，但其部署只限于知識產(chǎn)權(quán) （IP） 模塊和子系統(tǒng)模塊級別的驗證范圍內(nèi)，這在現(xiàn)代的復(fù)雜 SoC 設(shè)計早期開發(fā)周期中是必不可少的，包括網(wǎng)絡(luò)芯片。

在十億門級的競爭舞臺，只有硬件驅(qū)動的驗證引擎可以應(yīng)對這些挑戰(zhàn)任務(wù)，符合緊湊的時間表，在高速發(fā)展的網(wǎng)絡(luò)市場中，避免芯片發(fā)布延期所帶來的潛在收益損失。

筆者之前的文章已多次提到過，在基于硬件的驗證引擎中，硬件加速仿真已成為前端驗證的最佳工具。現(xiàn)代硬件加速器擁有近乎無限的容量，可仿真最大型的設(shè)計，并且無需儀表/編譯即可提供整體設(shè)計可見性和訪問/控制，同時還支持高吞吐量以及快速、可預(yù)測的編譯和調(diào)用時間。它可以通過對資源的最優(yōu)化利用來容納多個并發(fā)用戶。它能以多個操作模式進行部署，從而執(zhí)行多種驗證任務(wù)，包括內(nèi)電路仿真 （ICE） 和虛擬測試、低功耗驗證、功耗估計、性能特征提取以及可測試性設(shè)計 （DFT）。

當(dāng)使用多個端口驗證網(wǎng)絡(luò) SoC 設(shè)計時 -- 比如 64 或更多 -- ICE 價值定位相比前十年已顯著降低。ICE 環(huán)境需用速度適配器這樣的外部硬件，作為快速真實的網(wǎng)絡(luò)流量（數(shù)百兆赫）和相對低速的硬件加速仿真設(shè)計（一兆赫或幾兆赫）的接口。隨即會增加設(shè)置復(fù)雜性，提高功耗，且會降低可靠性。如此一來，設(shè)置的重新配置變得繁瑣，并且部署起來很慢，把加速器的使用權(quán)限制于本地安裝的單個用戶，因而排除了遠程訪問。更糟的是，它讓設(shè)計調(diào)試的再現(xiàn)性和重復(fù)性變得不確定，導(dǎo)致調(diào)試計劃難以執(zhí)行。

相反，設(shè)計團隊正在從 ICE 設(shè)置中遷移到虛擬測試環(huán)境，從而消除任一硬件 -- 乃至 -- 所有硬件的依賴性，包括噪聲、功耗、電纜、可靠性和相關(guān)成本。在實際硬件可用之前，可以通過使用軟件和可綜合的硬件模型的組合創(chuàng)建虛擬器件，以便通過該軟件輕松進行重新配置。它們以硬件加速仿真速度運行，支持多個用戶和多個項目，可遠程訪問，并且能在數(shù)據(jù)中心進行部署。

DAC 2016 專家組的 Guy Hutchison（Cavium 的助理副總裁，也是一名硬件工程師）說道：“對于我們的設(shè)計，我們僅采用虛擬技術(shù)。部分原因在于我們的設(shè)計本質(zhì) -- 對我們而言，并沒有真正具有代表性的、能達到 100 千兆流量的目標(biāo)。內(nèi)電路仿真器方法對我們來說毫無價值，因此我們對所有的仿真均采用完全虛擬的方法。”

但是，虛擬模式需要創(chuàng)建虛擬測試環(huán)境，這是一項非凡的任務(wù)。就這方面而言，Mentor Graphics 公司已走在前列，開發(fā)了全面的復(fù)雜虛擬環(huán)境 VirtuaLAB，可以支持應(yīng)用程序特定 SoC 設(shè)計的前端測試。在網(wǎng)絡(luò)設(shè)計的情況下，VirtuaLAB 包括以太網(wǎng)數(shù)據(jù)包生成器和監(jiān)視器 （EPGM），可生成、傳輸并監(jiān)控被測設(shè)計 （DUT） 的以太網(wǎng)數(shù)據(jù)包。它能夠配置 25GMII、50GMII、200GMII 和 400GMII。