近日，F(xiàn)lex Logix Technologies, Inc. Flex Logix宣布與Socionext簽署協(xié)議，Socionext獲得其EFLXò 4K eFPGA授權許可，并應用于5G平臺7nm ASIC 項目開發(fā) 。通過利用eFPGA，Socionext可為客戶提供可編程ASIC，即在流片后也能進行再配置，滿足新要求并根據(jù)需求改變標準和協(xié)議。

通過集成 FPGA，Socionext 可以通過消除基站中的一單顆芯片來提高性能并降低功耗。這為運營商提供了個性化優(yōu)勢，他們不再需要與 ASIC 供應商共享專有軟件才能集成到 FPGA 中。

Socionext 數(shù)據(jù)中心和網(wǎng)絡業(yè)務部副總裁 Yutaka Hayashi 表示：“無線基站一般通過使用 FPGA 來提高運營商個性化和可升級性，但5G需要更高性能和更低的系統(tǒng)功耗和成本。這就需要通過采用 ASIC 解決方案和Flex Logix的eFPGA來實現(xiàn)。ASIC 解決方案具有可重新配置性，能為我們的無線客戶提供靈活的5G平臺，更好地為運營商支持當前和未來的特定需求?！?

Flex Logix 首席執(zhí)行官 Geoff Tate 表示：“隨著對通過硬件加速、降低系統(tǒng)功耗和成本獲得高性能的需求越來越多，我們看到 ASIC 內(nèi)對RTL可重構性的需求不斷增長。無線基站尤其適合利用這種靈活的設計方式。我們期待與Socionext 合作，幫助他們?yōu)榭蛻籼峁┏瑥娺m應性且面向未來的解決方案。”

EFLX 是一種用于開發(fā)嵌入式 FPGA 的數(shù)字架構，可集成到任意尺寸的 SoC、ASIC 和 MCU中。 EFLX4K Logic IP 內(nèi)核具有 4K個等效4輸入LUT、632 個輸入和 632 個輸出，是一個完整的 eFPGA。 EFLX4K DSP IP 內(nèi)核用 40 個乘法累加器替換了大約 1/4 的 LUT，用于 DSP 和人工智能 (AI) 應用。 兩個 EFLX4K 內(nèi)核可以平鋪在一起以形成更大的陣列，支持需要更多 LUT 的應用程序(最高支持超過 250,00 個 LUT 以及任意混合的邏輯和 DSP 內(nèi)核)。

EFLX 陣列使用 Verilog 或 VHDL 進行編程，EFLX Compiler 采用 Synopsys Synplify 等綜合工具的輸出，進行布局、布線、時序和比特流生成。 比特流在加載到陣列中時，將對其進行編程并執(zhí)行所需的 RTL。