現(xiàn)如今處理器到攝像機傳感器(processor-to-camera sensor)間的接口帶寬，在更高分辨率圖像，更深顏色深度和更快的幀率推動下，已經(jīng)到達了它們的極限。但對于設計人員來說，簡單的增加帶寬并不能滿足跨越多代產(chǎn)品的性能目標的。

移動產(chǎn)業(yè)需要一個標準的，強大的，可擴展的，低功耗，且支持移動設備的多種成像解決方案的攝像機接口。

MIPI聯(lián)盟(MIPI Alliance)攝像機工作組(Camera Working Group)已經(jīng)創(chuàng)造了一個明確的設計路線圖，它不但可以靈活的解決今天的帶寬挑戰(zhàn)，而且能夠應對工業(yè)化大規(guī)模生產(chǎn)超過每年10億部手機對于廣泛用戶，應用，成本點的“特征和功能性”挑戰(zhàn)。

MIPI CSI-2 和 MIPI CSI-3 是MIPI 攝像機接口最初標準的升級版本，這兩個版本都在持續(xù)演進中。兩個版本都具有高級的架構設計，為開發(fā)人員，制造商和最終的消費者提供更多選擇和更大的價值，同時保持標準接口的優(yōu)勢。

技術概要

相對于之前的版本，最新的攝像機串行接口2規(guī)范(CSI-2 v1.3)提供了更高的接口帶寬和更好的通道布局靈活性。它引入了C-PHY 1.0(C-PHY 1.0是MIPI聯(lián)盟于2014年9月發(fā)布的新物理接口)，能夠兼容之前的D-PHY v1.2版本。

C-PHY 和D-PHY都選擇的改善了誤差容忍度和提供了更高的數(shù)據(jù)速率。兩中接口都是串行接口，它們解決了并行的接口的很多問題，比如降低了接口功耗，改善了并行難以擴展的問題。

使用D-PHY保持的對之前版本規(guī)范的兼容性，并且生產(chǎn)廠商可以繼續(xù)使用當前的制造設備生產(chǎn)新的芯片。C-PHY使用最少3針來代替4針，以滿足對于D-PHY的后向管腳兼容性。設計師可以實現(xiàn)獨立的C-PHY，D-PHY或組合C / D-PHY選項確保長期設計的可行性。

CSI-2 協(xié)議包含傳輸層和應用層，并且原生支持C-PHY, D-PHY 或者組合C/D-PHY。對于物理層選擇攝像機控制(camera control interface)接口是雙向的，兼容I2C標準。CSI-2規(guī)范在攝像機(作為一個外圍設備)和主處理器(一般是一個基帶應用引擎)之間定義了標準的數(shù)據(jù)傳輸和控制接口。下面的表格展示了關于當前流行的4K圖像格式的MIPI CSI 和PHY的最佳配置。

CSI-2在D-PHY和C-PHY的應用

D-PHY在CSI-2使用時作為一個單向的差分接口，由2條前向時鐘線和一個或者多于2個的數(shù)據(jù)線組成。D-PHY的升級版本v1.2，在接收端引入了基于通道的(lane-based)數(shù)據(jù)偏差控制機制，使得單通道(lane)傳輸速率達到2.5Gbps(2.5Gbps/lane)，4通道(4 lanes)傳輸超過10Gbps，對比v1.1峰值速率1.5Gbps/lane或6Gbps/4 lanes，v1.2已經(jīng)顯著提高了傳輸速率。

C-PHY由1個或多個單向3線(3-wire)串行數(shù)據(jù)通道組成，可稱為為“trios”，每個“trios”都有自己獨立的嵌入式時鐘。C-PHY的物理層接口由MIPI聯(lián)聯(lián)盟C-PHY規(guī)范定義的。MIPI C-PHY 采用3相位(3-phase)符號編碼，每個相位符號約由2.28bit表示，一個“trio”(3-wire)可達到2.5Gsps(2.5G符號每秒)，相當于5.7Gbps/lane。在v1.0版本C-PHY中，三個“trios”(9-wire)可以達到2.5Gsps的符號速率，相當于提供17.1Gbps比特率，如有需要這9-wire也可以與MIPI D-PHY接口進行共享。

基于C/D-PHY的CSI-2圖像接口沒有限制每個連接的lanes數(shù)量。C/D-PHY的傳輸速率與lane的數(shù)量成線性比例關系。下面的圖表展示了使用6-pin C/D-PHY連接圖像傳感器和應用處理器之間的CSI-2接口的連接方法，這個方法是移動平臺的典型用法。

下面的圖片圖片展示了CSI-2性能演進情況。

下圖說明了CSI-2邏輯端口配置嵌入式時鐘和數(shù)據(jù)的好處。無數(shù)的圖像使用情況都可以在多通道配置中找到一種映射，也就是說可以滿足絕大多數(shù)的圖像應用需求。在CSI-2平臺上，嵌入式的時鐘和數(shù)據(jù)(CD)通道提供了可配置的邏輯端口實現(xiàn)方法。