鎖相環(huán)是最通用的電路功能之一。它們用于為處理器提供時(shí)鐘(相當(dāng)良好的情況)，以及用于在固定和調(diào)諧頻率發(fā)送器和接收器中建立調(diào)諧。

然而，最困難的挑戰(zhàn)之一是在無(wú)線鏈路中恢復(fù)，清理和重新計(jì)時(shí)定時(shí)信號(hào)。與處理器時(shí)鐘不同，此處通道的時(shí)鐘信號(hào)不是顯式或單獨(dú)的信號(hào)，而是嵌入在已調(diào)制的數(shù)據(jù)流中。即使發(fā)送和接收時(shí)鐘都是完美的并且也完美同步(從未出現(xiàn)過(guò)這種情況)，該通道將具有噪聲，衰減，變化的SNR，失真以及許多其他腐蝕因素。

除了在無(wú)線信道中使用外，PLL在有線和光纖鏈路中起著類似的作用。在后兩種情況下，與無(wú)線相比，接收信號(hào)通常較少損壞且更穩(wěn)定，因此稍微簡(jiǎn)化了任務(wù)，但數(shù)據(jù)速率通常要高得多(某些光鏈路的數(shù)十Gbps)，這加劇了挑戰(zhàn)。因此，PLL必須克服不同的困難，具體取決于通道介質(zhì)。

時(shí)鐘恢復(fù)挑戰(zhàn)的復(fù)雜性在與通信通道相關(guān)的最有用圖表中清晰顯示，眼圖(圖1) 1 。該圖實(shí)時(shí)覆蓋了所有接收到的數(shù)據(jù)流位，從而構(gòu)建了一個(gè)復(fù)合數(shù)據(jù)，顯示接收器的定時(shí)抖動(dòng)，失真和衰減程度。

圖1：使用恢復(fù)的系統(tǒng)時(shí)鐘覆蓋所有接收數(shù)據(jù)位的眼圖，揭示了有關(guān)抖動(dòng)，衰減，失真的大量信息和它所代表的“理想”數(shù)字信號(hào)相比，接收信號(hào)的許多其他特性。 (由Yellow Fourier Technologies Private Ltd.提供)

雖然理想的數(shù)據(jù)位看起來(lái)像方波，但任何實(shí)際位都具有非垂直斜率和圓角作為其最小缺陷;此外，實(shí)際接收信號(hào)將具有各種抖動(dòng)，失真和衰減。由于信道限制，比特在時(shí)間上延伸，它們重疊，結(jié)果是符號(hào)間干擾(ISI)，這使得更難以實(shí)現(xiàn)低誤碼率(BER)。

因此，接收機(jī)盡管存在許多破壞因素，但必須從接收的調(diào)制數(shù)據(jù)流中提取數(shù)據(jù)時(shí)鐘的定時(shí)。形式上，此功能稱為“時(shí)鐘和數(shù)據(jù)恢復(fù)”或“時(shí)鐘和數(shù)據(jù)重定時(shí)”(CDR)，但通常用俚語(yǔ)“時(shí)鐘清理”來(lái)描述。接收器電路使用此恢復(fù)的時(shí)序來(lái)確定最佳時(shí)刻到對(duì)數(shù)據(jù)進(jìn)行抽樣。目標(biāo)是在接收的比特值上實(shí)現(xiàn)較低的誤碼率。

PLL

PLL使用閉環(huán)負(fù)反饋拓?fù)鋵⒔邮招盘?hào)的嵌入式時(shí)鐘與標(biāo)準(zhǔn)的本地生成時(shí)鐘相匹配(圖2)。 PLL的原理和操作已經(jīng)在技術(shù)文章，書籍和網(wǎng)站中得到了廣泛的介紹，解釋主要是口頭的，直觀的方法，一直到那些提供強(qiáng)大的數(shù)學(xué)分析的方法 2,3 (PLL對(duì)于這種水平的調(diào)查來(lái)說(shuō)，它是一個(gè)很好的候選者，因?yàn)樗梢詼?zhǔn)確地建模)。雖然PLL多年來(lái)都是全模擬電路，但現(xiàn)在它們通常采用數(shù)字電路實(shí)現(xiàn)(例如，模擬VCO被數(shù)控振蕩器取代);在更高的頻率下，模擬仍然是唯一可行的選擇。

圖2：基本PLL是一種閉環(huán)，負(fù)反饋設(shè)計(jì)，可以比較本地生成的相位/頻率與接收信號(hào)的相位/頻率，并通過(guò)濾波后的誤差信號(hào)調(diào)整VCO以跟蹤輸入信號(hào)。

在所有PLL應(yīng)用中，環(huán)路濾波器的細(xì)節(jié)對(duì)于證明所需的整體性能。當(dāng)然，主濾波器參數(shù)是帶寬，其次是諸如阻尼，滾降陡度，通帶紋波和帶外衰減等因素。

較窄的帶寬將導(dǎo)致恢復(fù)的時(shí)鐘輸出抖動(dòng)減少，這是一件好事。然而，這個(gè)相同的窄帶寬意味著它將花費(fèi)更長(zhǎng)的時(shí)間來(lái)初始獲取接收信號(hào)并在該信號(hào)經(jīng)歷頻率變化時(shí)將其鎖定。在無(wú)線鏈路中，這些頻移通常是由于多徑，失真，傳播延遲問(wèn)題，甚至是多普勒效應(yīng)(即使在地面速度下也很重要 - 想想雷達(dá)速度槍)。

無(wú)線鏈接也面臨著更多挑戰(zhàn)。對(duì)于有線和光學(xué)鏈路，端點(diǎn)和介質(zhì)通常固定在適當(dāng)?shù)奈恢?，因此許多腐蝕影響是相對(duì)靜止的;對(duì)于無(wú)線鏈路，一個(gè)或兩個(gè)端點(diǎn)可能正在移動(dòng)并且信道本身正在改變，因此接收信號(hào)實(shí)時(shí)地經(jīng)歷許多變化。因此，環(huán)路濾波器必須針對(duì)動(dòng)態(tài)環(huán)境進(jìn)行設(shè)計(jì)，超出噪聲和衰減等標(biāo)準(zhǔn)問(wèn)題。

顯然，用于高速無(wú)線鏈路的PLL及其濾波器的參數(shù)最初是針對(duì)最可能的信道條件設(shè)置的。對(duì)于非常困難的情況的設(shè)計(jì)有時(shí)不使用單個(gè)固定濾波器，而是使用具有時(shí)間常數(shù)的更高級(jí)的濾波器和可以“動(dòng)態(tài)”動(dòng)態(tài)調(diào)整以匹配條件的其他參數(shù)。

與目標(biāo)應(yīng)用匹配的CDR IC

對(duì)于許多無(wú)線應(yīng)用 - 尤其是Wi-Fi節(jié)點(diǎn)等大眾市場(chǎng)消費(fèi)類應(yīng)用 - CDR PLL嵌入在更大的IC中整個(gè)前端功能(盡管接收通道LNA [低噪聲放大器]和發(fā)射通道功率放大器[PA]通常是獨(dú)立的分立器件)。但是，用于高速鏈路的CDR PLL通常是獨(dú)立的，功能有限的設(shè)備，以滿足其性能要求

Exar XRT91L33就是這樣一個(gè)例子(圖3)。該IC設(shè)計(jì)用于SONET/SDH 622.08 Mbps STS-12/STM-4或155.52 Mbps STS-3/STM-1應(yīng)用，并通過(guò)將其片上壓控振蕩器與輸入串行非返回同步來(lái)實(shí)現(xiàn)CDR功能到零(NRZ)數(shù)據(jù)流。 PLL在啟動(dòng)時(shí)鎖定到本地參考時(shí)鐘。一旦實(shí)現(xiàn)鎖定，它就會(huì)嘗試鎖定傳入的數(shù)據(jù)流。

圖3：Exar用于SONET/SDH的XRT91L33 622.08 Mbps STS-12/STM-4或155.52 Mbps STS-3/STM-1應(yīng)用程序提供時(shí)鐘數(shù)據(jù)和恢復(fù)，并且在信號(hào)丟失或由于任何原因無(wú)法實(shí)現(xiàn)鎖定的情況下也具有“后退”位置。

認(rèn)識(shí)到可能存在信號(hào)丟失的時(shí)段，無(wú)論何時(shí)恢復(fù)的時(shí)鐘頻率偏離本地參考時(shí)鐘頻率超過(guò)約±500 ppm，時(shí)鐘恢復(fù)功能切換到本地參考時(shí)鐘，斷定失鎖，并將LOCK輸出引腳拉至低電平狀態(tài)。用戶為這款3.3 V，20引腳TSSOP器件提供外部濾波電容，以滿足預(yù)期情況。

另一個(gè)例子是ADN2855，這是ADI公司的突發(fā)模式時(shí)鐘和數(shù)據(jù)恢復(fù)IC它可以在155.52 Mbps，622.08 Mbps，1244.16 Mbps或1250.00 Mbps數(shù)據(jù)速率下運(yùn)行(可通過(guò)I 2 C接口選擇)。如圖4所示，它專為GPON/BPON/GEPON光線路終端(OLT)接收器應(yīng)用而設(shè)計(jì)。 ADN2855需要一個(gè)鎖定到輸入數(shù)據(jù)頻率的參考時(shí)鐘;在操作中，IC的環(huán)路相對(duì)于該參考時(shí)鐘獲得頻率鎖定，將VCO拉向0-ppm頻率誤差。與Exar部分一樣，環(huán)路濾波器電容由用戶提供，標(biāo)稱值為0.47μF。

圖4：ADN2855， ADI公司的突發(fā)模式時(shí)鐘和數(shù)據(jù)恢復(fù)IC可以運(yùn)行高達(dá)1250.00 Mbps的數(shù)據(jù)速率;用戶提供的濾波電容的標(biāo)稱值為0.47μF。

德州儀器公司的CDCM7005針對(duì)不同類別的應(yīng)用，具有耐輻射性(版本CDCM7005-SP)，低相位噪聲和低偏移時(shí)鐘同步器和抖動(dòng)清除器，將壓控晶體振蕩器(VCXO)頻率與兩個(gè)參考時(shí)鐘之一同步; VCXO時(shí)鐘工作頻率高達(dá)2 GHz。堅(jiān)固耐用的IC經(jīng)過(guò)50 kRad(Si)TID認(rèn)證，QML-V符合SMD 5962-07230標(biāo)準(zhǔn)，可在整個(gè)軍用溫度范圍(-55°C至125°C Tcase)下運(yùn)行。

通過(guò)選擇外部VC(X)O和環(huán)路濾波器組件，可以調(diào)整PLL環(huán)路帶寬和阻尼系數(shù)，以滿足不同的系統(tǒng)要求。在10 kHz和10 MHz之間的頻率下，相位噪聲低于140 dB(圖5)。有兩個(gè)PLL鎖定指示：數(shù)字鎖定信號(hào)或模擬鎖定信號(hào)。兩個(gè)信號(hào)都指示PLL是否根據(jù)用戶選擇的鎖定條件達(dá)到或失去鎖定。與ADI公司的PLL一樣，許多工作參數(shù)都是通過(guò)串行總線用戶設(shè)置的;這里是SPI總線。

圖5：德州儀器(TI)的CDCM7005-SP是一款耐輻射PLL，可將壓控晶體振蕩器(VCXO)頻率與兩個(gè)參考頻率之一同步時(shí)鐘，工作頻率高達(dá)2 GHz。