基于CPLD的DDS正交信號(hào)源的設(shè)計(jì)

1 引言 由于傳統(tǒng)的多波形函數(shù)信號(hào)發(fā)生器需采用大量分離元件才能實(shí)現(xiàn)，且設(shè)計(jì)復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號(hào)發(fā)生器。它采用CPLD作為函數(shù)信號(hào)發(fā)生器的處理器，以單片機(jī)和CPLD為核心，輔以必要的模擬

如何實(shí)現(xiàn)FPGA到DDR3 SDRAM存儲(chǔ)器的連接

采用90nm工藝制造的DDR3 SDRAM存儲(chǔ)器架構(gòu)支持總線速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬，工作電壓低至1.5V，因此功耗小，存儲(chǔ)密度更可高達(dá)2Gbits。該架構(gòu)無(wú)疑速度更快，容量更大，單位比特的功耗更低，但問(wèn)

基于DSP+CPLD的交流電機(jī)調(diào)速系統(tǒng)的應(yīng)用

1 引言 生化反應(yīng)池在水處理過(guò)程中非常重要。需要通過(guò)調(diào)整風(fēng)機(jī)的轉(zhuǎn)速控制反應(yīng)池中的DO值。理論上應(yīng)該通過(guò)調(diào)節(jié)電動(dòng)機(jī)的轉(zhuǎn)速來(lái)實(shí)現(xiàn)，但實(shí)際上卻是利用擋板閥門后者放空的方法進(jìn)行調(diào)節(jié)。這種方法極大地浪費(fèi)了電力資源。以

基于單片機(jī)和FPGA的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)

摘要：介紹了基于單片機(jī)、FPGA的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)。整個(gè)系統(tǒng)由單片機(jī)，F(xiàn)PGA和E1通信接口組成。流密碼加密算法采用A5／l和W7算法。采用VHDL硬件語(yǔ)言實(shí)現(xiàn)FPGA功能。該硬件加密系統(tǒng)具有較好的安全性。 關(guān)鍵詞：通信技術(shù)

方正科技突圍：已在印刷電路板產(chǎn)業(yè)投入25億

6月8日，繼杭州、珠海之后，方正PCB產(chǎn)業(yè)落子重慶，形成了相互呼應(yīng)的犄角之勢(shì)。 “我們需要花2-3年的時(shí)間擠進(jìn)PCB全球前50強(qiáng)，2011年我們的產(chǎn)值將突破15億20億?！狈秸萍?600601)董事長(zhǎng)方中華說(shuō)。而方正集團(tuán)董事長(zhǎng)

一種快速位同步時(shí)鐘提取方案及實(shí)現(xiàn)

本文比較了兩種常用位同步提取電路的優(yōu)缺點(diǎn)，在此基礎(chǔ)上提出了一種基于CPLD/FPGA、用于數(shù)字通信系統(tǒng)的新型快速位同步方案。此方案借助Altera的設(shè)計(jì)工具設(shè)計(jì)了位同步提取電路，并利用FPGA予以實(shí)現(xiàn)，同時(shí)給出了該電路的仿真試驗(yàn)波形圖。

電源噪聲是如何產(chǎn)生的？

如何正確設(shè)計(jì)實(shí)時(shí)時(shí)鐘RTC？

RTC(Real_Time Clock)為整個(gè)電子系統(tǒng)提供時(shí)間基準(zhǔn)，MCU、MPU、CPU均離不開(kāi)RTC電路設(shè)計(jì)，在設(shè)計(jì)RTC單元時(shí)應(yīng)注意哪些事項(xiàng)?常見(jiàn)的RTC故障如何解決呢?

基于FPGA的PC／104-CAN通訊板設(shè)計(jì)

0 引 言 PC／104嵌入式控制PC出現(xiàn)于20世紀(jì)80年代末，并于1992年形成IEEEP966．1標(biāo)準(zhǔn)。它一方面繼承了PC的所有資源，另一方面又對(duì)PC的各個(gè)方面做了優(yōu)化設(shè)計(jì)，使其與IBM PC完全兼容，并具有體積小，功耗低，工作

特斯拉線圈制作系列(一)，12V簡(jiǎn)易特斯拉線圈制作

很多領(lǐng)域中均涉及特斯拉線圈制作，故而學(xué)習(xí)特斯拉線圈制作的朋友越來(lái)越多。在本王中，主要為大家講解12V簡(jiǎn)易特斯拉線圈制作方法。希望通過(guò)本文，對(duì)大家的特斯拉線圈制作的學(xué)習(xí)可提供一定程度的幫助。

Altera公司推出Quartus® II軟件12.1版

21ic訊 Altera公司日前宣布推出Quartus® II軟件12.1版——在CPLD、FPGA、SoC FPGA和HardCopy® ASIC設(shè)計(jì)方面，性能和效能在業(yè)界首屈一指的設(shè)計(jì)套裝軟件。這一最新版軟件進(jìn)一步簡(jiǎn)化傳統(tǒng)的硬件開(kāi)發(fā)任

Cyclone IV FPGA（Altera）

Altera拓展其成功的CycloneFPGA系列并延續(xù)其收發(fā)器技術(shù)領(lǐng)先優(yōu)勢(shì)，于今天發(fā)布Cyclone IV FPGA新系列。在移動(dòng)視頻、語(yǔ)音和數(shù)據(jù)訪問(wèn)以及高質(zhì)量3D圖像對(duì)低成本帶寬需求的推動(dòng)下，Cyclone IV FPGA系列增加了對(duì)主流串行協(xié)

大佬講解機(jī)械制圖基礎(chǔ)知識(shí)(十)，機(jī)械制圖基礎(chǔ)知識(shí)之螺紋畫法

機(jī)械制圖基礎(chǔ)知識(shí)通常并非很難，其難于掌握的原因在于機(jī)械制圖基礎(chǔ)知識(shí)涉及甚廣。每個(gè)學(xué)習(xí)機(jī)械制圖基礎(chǔ)知識(shí)的朋友，無(wú)疑會(huì)在機(jī)械制圖基礎(chǔ)知識(shí)上耗費(fèi)大量時(shí)間，但這一切都是值得的。本文中，主要為大家講解螺紋畫法，以幫助大家進(jìn)一步掌握機(jī)械制圖基礎(chǔ)知識(shí)。

英特爾借助全新 10 納米英特爾Agilex FPGA家族推動(dòng)打造以數(shù)據(jù)為中心的世界

英特爾今日宣布推出全新產(chǎn)品家族——英特爾® Agilex™ FPGA。全新現(xiàn)場(chǎng)可編程門陣列 (FPGA) 家族將提供量身定制的解決方案，以解決嵌入式、網(wǎng)絡(luò)和數(shù)據(jù)中心市場(chǎng)上以數(shù)據(jù)為中心的獨(dú)特業(yè)務(wù)挑戰(zhàn)。

新版CadSoft EAGLE v6.4提升互操作性、強(qiáng)化建模功能

e絡(luò)盟(element14)旗下子公司CadSoft Computer GmbH日前宣布針對(duì)其屢獲殊榮且易于使用的專業(yè)板設(shè)計(jì)工具EAGLE PCB設(shè)計(jì)軟件，推出一系列全新互操作功能，并強(qiáng)化設(shè)計(jì)仿真與建模功能，進(jìn)一步拓展訴求。CadSoft EAGLE v6