2D-DCT的FPGA實(shí)現(xiàn)

在信息社會(huì)迅猛發(fā)展的21世紀(jì)，多媒體信息日益增多，其中人類主要依靠圖像來(lái)接收各種各樣的信息。圖像中包含如此巨大的數(shù)據(jù)量，如果不經(jīng)過(guò)壓縮，不僅超出了計(jì)算機(jī)的存儲(chǔ)和計(jì)算能力，而且無(wú)法完成信息的實(shí)時(shí)傳輸。圖像

美國(guó)聯(lián)邦法院裁定中興通訊盜用美國(guó)公司EDA軟件的指控成立

美國(guó)聯(lián)邦法院裁定日前中國(guó)中興通訊(ZTE)對(duì)其雇員非法盜用美國(guó)公司EDA軟件一案負(fù)有責(zé)任。該款高頻電子設(shè)計(jì)輔助軟件是美國(guó)AWR公司的產(chǎn)品，AWR通過(guò)軟件內(nèi)建的用戶數(shù)據(jù)跟蹤系統(tǒng)發(fā)現(xiàn)中興通訊的員工使用了非法的軟件密碼，

設(shè)置Allegro差分線的方法

1）pair 名稱： Allegro菜單點(diǎn)擊logic-->Assign differential pair，在net filter 中選擇所要設(shè)的net1,net2, 或直接在board file 中點(diǎn)選net,在Rule Name 中key 入pair 名稱﹐點(diǎn)右下方的Add 后會(huì)自動(dòng)增加到上方的Rul

用Allegro對(duì)s3c2410的BGA封裝布線

由于s3c2410或者2440是采用的BGA封裝，看了網(wǎng)上專門有BGA封裝的電子資料，是介紹規(guī)則的，但是我感覺(jué)做起來(lái)非常麻煩，所以就覺(jué)得是否可以采用最直接的辦法使用allegro的扇出功能呢？首先是設(shè)置通孔，這個(gè)在約束條件管

大佬講解機(jī)械制圖基礎(chǔ)知識(shí)(九)，機(jī)械制圖基礎(chǔ)知識(shí)之形位公差

深入掌握每一點(diǎn)機(jī)械制圖基礎(chǔ)知識(shí)，是邁向?qū)I(yè)的必經(jīng)途徑。在前面的機(jī)械制圖基礎(chǔ)知識(shí)的文章中，已經(jīng)從多個(gè)方面為大家講解了不同的機(jī)械制圖基礎(chǔ)知識(shí)。本文中，將為大家介紹機(jī)械制圖基礎(chǔ)知識(shí)中與形位公差的相關(guān)內(nèi)容，一起來(lái)了解下吧。

基于FPGA的FIR濾波器的性能研究

摘要：目前FIR濾波器的一般設(shè)計(jì)方法比較繁瑣，開發(fā)周期長(zhǎng)，如果采用設(shè)計(jì)好的FIR濾波器的IP核，則開發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)

Virtex-6 FPGA系列（賽靈思）

賽靈思公司（Xilinx, Inc. ）宣布推出新一代旗艦產(chǎn)品--Virtex® 高性能現(xiàn)場(chǎng)可編程門陣列（FPGA）系列產(chǎn)品，支持高性能、計(jì)算密集電子系統(tǒng)開發(fā)人員在面對(duì)更短設(shè)計(jì)周期和更低開發(fā)成本壓力的情況下設(shè)計(jì)出“更綠色”的

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn)

基于ADS仿真的X波段二倍頻器設(shè)計(jì)

摘要：利用GaAsFET的非線性特性設(shè)計(jì)了一個(gè)X波段二倍頻器，輸入頻率為6．1～6．3 GHz，輸出頻率為12．2～12．6 GHz，帶寬400 MHz。在理論計(jì)算的基礎(chǔ)上，結(jié)合微波仿真軟件ADS對(duì)輸入匹配電路、輸出匹配電路和平行耦合帶

教你設(shè)置Allegro差分線

1）pair 名稱： Allegro菜單點(diǎn)擊logic-->Assign differential pair，在net filter 中選擇所要設(shè)的net1,net2, 或直接在board file 中點(diǎn)選net,在Rule Name 中key 入pair 名稱﹐點(diǎn)右下方的Add 后會(huì)自動(dòng)增加到上方的

一種使用CPLDB件產(chǎn)生 巴克碼的實(shí)現(xiàn)方法

0 引言 通信系統(tǒng)中的同步技術(shù)起著相當(dāng)重要的作用。通信系統(tǒng)能否有效地、可靠地工作，很大程度上依賴于有無(wú)良好的同步系統(tǒng)。通信系統(tǒng)中的同步可分為載波同步、位同步、幀同步等幾大類。在數(shù)字通信中，消息是一串

自主可控！國(guó)內(nèi)首個(gè)宇航用千萬(wàn)門級(jí)FPGA被成功研發(fā)！

近日，有媒體報(bào)道稱，北京微電子技術(shù)研究所日前成功研制出國(guó)內(nèi)首個(gè)自主可控的宇航用千萬(wàn)門級(jí)高性能高可靠FPGA(現(xiàn)場(chǎng)可編程門陣列)芯片。

protel設(shè)計(jì)之元器件的間距與安裝尺寸

(1)元器件的引腳間距元器件不同，其引腳間距也不相同。但對(duì)于各種各樣的元器件的引腳間距大多都是：100mil(英制)的整數(shù)倍(1mil=l×10(-3立方)in=25．4×10(-6次方)m)，常將100mil作為1間距。在PCB設(shè)計(jì)中必

基于STM32F103的433MHz頻段無(wú)線數(shù)傳模塊的設(shè)計(jì)

本文設(shè)計(jì)了一種可工作在433.00-434.79MHz，中心頻率為433.00MHz，輸出功率可調(diào)的無(wú)線數(shù)傳模塊。模塊采用STM32F103RB單片機(jī)和射頻芯片CC1101設(shè)計(jì)，利用EDA軟件ADS2008仿真優(yōu)化了射頻電路的輸出匹配網(wǎng)絡(luò)。最后對(duì)無(wú)線模塊輸出功率，通信距離等參數(shù)進(jìn)行了測(cè)試和驗(yàn)證。

Multisim 8的弱信號(hào)放大電路的仿真測(cè)試

1引言運(yùn)算放大器(op-amp)簡(jiǎn)稱運(yùn)放，因最初主要用于模擬量的數(shù)學(xué)運(yùn)算而得名。它是一個(gè)高電壓增益、高輸入電阻和低輸出電阻的直接耦合多級(jí)放大電路，也是最基本、最具代表性、應(yīng)用最廣泛的一種模擬集成電路。在工業(yè)自動(dòng)