在《DC-DC轉(zhuǎn)換器與ADC電源接口》中，討論了使用DC-DC轉(zhuǎn)換器(開關(guān)調(diào)節(jié)器)以及LDO來驅(qū)動(dòng)ADC電源輸入的情況。 使用DC-DC轉(zhuǎn)換器對(duì)LDO的輸入電壓進(jìn)行降壓操作是驅(qū)動(dòng)ADC電源輸入的一個(gè)極為有效的方式。 回憶一下拓?fù)浣Y(jié)構(gòu)，如下圖1所示。 輸入電源電壓為5.0 V，該電壓降壓至2.5 V，然后輸入LDO;LDO輸出為1.8 V，作為ADC電源電壓。

圖1 .采用DC-DC轉(zhuǎn)換器和LDO驅(qū)動(dòng)ADC電源輸入

ADC基頻輸入信號(hào)音周圍可能存在的雜散。 這些開關(guān)雜散的位置取決于DC-DC轉(zhuǎn)換器的開關(guān)頻率以及ADC的輸入頻率。 開關(guān)雜散會(huì)與輸入信號(hào)相混合，而雜散會(huì)在fIN – fSW和fIN + fSW處產(chǎn)生(如下圖2所示)。

圖2 . 帶開關(guān)雜散的數(shù)字化ADC數(shù)據(jù)FFT

好消息是，若設(shè)計(jì)得當(dāng)，可最大程度減小這些雜散的幅度;在很多情況下，雜散幅度可以減小至低于ADC頻譜中的諧波或其它雜散，因而可忽略。 讓我們來看下與這些雜散相關(guān)的考慮因素。 一般的想法是，LDO會(huì)“清除”這些開關(guān)雜散，因?yàn)長(zhǎng)DO具有較高的電源抑制比(PSRR)。 事實(shí)上，LDO的PSRR通常很好，可高達(dá)幾百kHz。

超出幾百kHz的范圍，PSRR通常下降得非?？?。 一般而言，系統(tǒng)中的很多電源噪聲處于這個(gè)頻率范圍，因此LDO可以很好地抑制這些噪聲。 諸如AD9683(AD9250的單通道版本)等ADC在2 MHz以上具有更好的PSRR性能，如下圖3所示;其PSRR可高達(dá)10 MHz。 這使得開關(guān)頻率附近區(qū)域的組合PSRR低于要求值。

圖3 . AD9683的PSRR曲線

DC-DC轉(zhuǎn)換器的開關(guān)頻率通常為400-500 kHz至1-2 MHz。 LDO和/或ADC可能無法完全濾除此速率下產(chǎn)生的開關(guān)雜散。 這些雜散可能直接通過并進(jìn)入ADC的輸出頻譜，如圖2所示。也就是說，除非適當(dāng)設(shè)計(jì)DC-DC轉(zhuǎn)換器布局布線和輸出濾波，否則它們就會(huì)在電路中傳播。 這就是為什么正確的電路設(shè)計(jì)與布局很重要，如圖4和圖5所示;這些圖在上一部分的討論中也看到了。

圖4 . ADP2114建議原理圖

圖5 . ADP2114建議布局布線

采用正確的電路設(shè)計(jì)，并在LDO輸出端進(jìn)行良好的濾波器設(shè)計(jì)(如圖3所示)，可大幅減少開關(guān)雜散。 但這并非全部，謹(jǐn)慎的布局布線也同樣重要。 正如一切高頻器件或開關(guān)器件，留意電流返回路徑并確保開關(guān)噪聲無法進(jìn)入ADC或同一塊電路板上的其他元器件非常重要。 必須保持這些電流返回路徑盡可能短。 另外，同樣重要的是應(yīng)當(dāng)在設(shè)計(jì)中實(shí)現(xiàn)與敏感節(jié)點(diǎn)的物理隔離，從而最大程度減少開關(guān)噪聲耦合。

可見，有很多需要加以考慮的因素，但同時(shí)也讓工程設(shè)計(jì)充滿了挑戰(zhàn)性與趣味性。 請(qǐng)繼續(xù)關(guān)注，下一篇將討論從DC-DC轉(zhuǎn)換器直接驅(qū)動(dòng)ADC電源輸入。