如圖所示積分器漂移非常小,在溫度為-55 C~+125 C范圍內(nèi)不會超過500μV/s。圖中基本積分器由運算放大器、電阻R1和電容C1構(gòu)成。為了改進積分器的穩(wěn)定性,該電路在運算放大器的同相輸入端加有電阻R4和電容C2(R4=R1
如圖所示為差動積分電路。該電路在基本積分器的同相側(cè),按平衡對稱結(jié)構(gòu)加上R、C組成差動積分器,其電路的輸入、輸出關(guān)系為:
如圖所示為求和積分電路。該電路中,因輸入回路數(shù)目為多個,故為求和積分器,其輸入、輸出關(guān)系為:
如圖所示電路是由電壓-頻率變換器和振幅調(diào)制器組成。輸入電壓V1通過運算放大器A1控制場效應(yīng)管2N4222的內(nèi)阻,因此可改變無穩(wěn)態(tài)多諧振蕩器的振蕩頻率。A2是振幅調(diào)制器,輸入信號V2經(jīng)調(diào)制后輸出。設(shè)場效應(yīng)管的夾斷電壓為
如圖所示除法電路,A1組成壓控電流源,A2為電壓比較器,A3組成有源低通濾波器。當(dāng)時間常數(shù)R1C1等于鐘脈沖周期T時,電路的輸出與輸入的關(guān)系為:Vo=-V2E/V1,如果令E=1V,則有Vo=-V2/V1, V1、V2要求均為正值,且限制
如圖所示的555定時器受正觸發(fā)脈沖觸發(fā),然后產(chǎn)生負輸出脈沖。在沒有跳動的情況下占空比可大于99%。重負載可以從引腳7中分離,不會影響精度,但是引腳3的超出負載會影響定時的精確度。
該電路可提供60s的脈沖寬度,其復(fù)位時間很短,并且可以在定時周期內(nèi)再觸發(fā)。脈寬是由C2,R3,R5和R6決定的。當(dāng)觸發(fā)脈沖到達,而A1的輸出很高時,C2釋放其原始觸發(fā)狀態(tài),開始一個全新的定時周期。
當(dāng)2V的正觸發(fā)脈沖的正沿用在741或者與741相等的運算放大器的負輸入中時,輸入就會變得比正輸入還要積極,而且運算放大器的擺幅會達到負飽和水平。在這種情況下,反饋一直是正的,直到下一次的觸發(fā)脈沖的后沿使得運算
每個觸發(fā)脈沖輸入可產(chǎn)生固定數(shù)量的脈沖,數(shù)量的范圍是2-30,具體數(shù)量是由1兆歐姆的頻率控制的設(shè)置決定的。單穩(wěn)態(tài)電路為門控非穩(wěn)態(tài)電路供電,只需一個CD4001集成電路就可以實現(xiàn)了。
4049六角反相緩沖器的兩個部分可連接成10:1的變頻非穩(wěn)態(tài)多諧振蕩器,為4個使用4518雙路計數(shù)器的除十計數(shù)器的鏈條供電。分頻為方波輸出提供完美的對稱性。
該電路由一個放大器,視頻檢測器和一個二次副載波檢測器構(gòu)成,可用來同步恢復(fù)電路。脈沖的上個電路調(diào)制主通道的增益,然后在同步間隔時增加其增益。該電路還提供副載波音頻的解碼功能。
本圖是由74HC4053等構(gòu)成的相位檢波電路。這是由運算放大器TLC072和模擬開關(guān)74HC4053構(gòu)成的相位檢波電路,但模擬開關(guān)的導(dǎo)通電阻隨溫度和電源電壓的變化產(chǎn)生誤差。在電路中,模擬開關(guān)74HC4053的輸出接入由A3構(gòu)成的電壓
本圖是由74LS74等構(gòu)成的FSK調(diào)制電路。這種頻移鍵控(FSK)調(diào)制電路既沒有使用鎖相環(huán)(PLL),也沒有使用高Q值的帶通濾波器,故在這個高頻調(diào)制電路中不需要調(diào)諧校準(zhǔn)。由L1、L2,、C4和C7可構(gòu)成兩個調(diào)諧電路作為輸入濾波器
本圖是由NE564等構(gòu)成的FSK電路。在電路中,NE564是一種模擬鎖相環(huán)PLL集成電路,用雙態(tài)信號控制CD4016模擬開關(guān)進行FSK調(diào)制。CD4016使NE564的2腳電壓在5V與1.42V之間轉(zhuǎn)換,即5Vx[R2/(R1十R2)]=1.42V。2腳上的電壓控制檢
開關(guān)電源體積小、損耗小,經(jīng)常用于數(shù)字電路中。但它的噪聲較大。若在模擬電路中采用開關(guān)電源,電源噪聲會出現(xiàn)在輸出端。開關(guān)電源的噪聲會進入供給開關(guān)電源功率的輸人電源,因此,在處理微弱電平信號電路與高阻抗電路