0V7620是一種CMOS圖像傳感器，它被廣泛應(yīng)用在網(wǎng)絡(luò)攝像頭、攝像手機等產(chǎn)品中。由它組成的圖像采集系統(tǒng)，比較常見的設(shè)計方法為OV7620搭配OV5ll+或CPLD／FPGA。OV511+或CPLD／FPGA采集的圖像數(shù)據(jù)通過USB總線或雙端口RAM輸出到PC或MCU(ARM、DSP等)，由PC或MCU對圖像數(shù)據(jù)進行進一步的處理。本文所設(shè)計的圖像采集系統(tǒng)僅用一個ARM芯片就實現(xiàn)了OV7620的功能控制、時序同步、數(shù)據(jù)采集與處理等功能，系統(tǒng)結(jié)構(gòu)緊湊、實用。

1 硬件結(jié)構(gòu)
    OV7620是CMOS彩色／黑白圖像傳感器。它支持連續(xù)和隔行兩種掃描方式，VGA與QVGA兩種圖像格式；最高像素為664×492，幀速率為30fp8；數(shù)據(jù)格式包括YUV、YCrCb、RGB三種，能夠滿足一般圖像采集系統(tǒng)的要求。
    OV7620內(nèi)部可編程功能寄存器的設(shè)置有上電模式和SCCB編程模式。本系統(tǒng)采用SCCB編程模式，連續(xù)掃描，16位RGB數(shù)據(jù)輸出。系統(tǒng)硬件結(jié)構(gòu)框圖如圖1所示。

    ARM芯片選用具有ARM7TDMI內(nèi)核的LPC2210，通過LPC2210的GPIO模擬SCCB總線協(xié)議，控制OV7620的功能寄存器。使用LPC2210的3個中斷引腳引入OV7620的圖像輸出同步信號VSYNC、HSYNC、PCLK，以中斷方式同步圖像數(shù)據(jù)輸出。OV7620的YUV通道輸出的16位并行數(shù)據(jù)通過LPC2210的高16位數(shù)據(jù)線接入。SST39VF160和IS61LV25616AL為擴展的Flash和SRAM，分別用作程序存儲器和數(shù)據(jù)存儲器。

2 具體實現(xiàn)
2．1 OV7620的功能控制
    OV7620的控制采用SCCB(SeriaI Camera ControlBus)協(xié)議。SCCB是簡化的I2C協(xié)議，SIO-l是串行時鐘輸入線，SIO-O是串行雙向數(shù)據(jù)線，分別相當于I2C協(xié)議的SCL和SDA。SCCB的總線時序與I2C基本相同，它的響應(yīng)信號ACK被稱為一個傳輸單元的第9位，分為Don’t care和NA。Don’t care位由從機產(chǎn)生；NA位由主機產(chǎn)生，由于SCCB不支持多字節(jié)的讀寫，NA位必須為高電平。另外，SCCB沒有重復(fù)起始的概念，因此在SCCB的讀周期中，當主機發(fā)送完片內(nèi)寄存器地址后，必須發(fā)送總線停止條件。不然在發(fā)送讀命令時，從機將不能產(chǎn)生Don’t care響應(yīng)信號。
    由于I2C和SCCB的一些細微差別，所以采用GPIO模擬SCCB總線的方式。SCL所連接的引腳始終設(shè)為輸出方式，而SDA所連接的引腳在數(shù)據(jù)傳輸過程中，通過設(shè)置IODIR的值，動態(tài)改變引腳的輸入／輸出方式。SCCB的寫周期直接使用I2C總線協(xié)議的寫周期時序；而SC-CB的讀周期，則增加一個總線停止條件。
    OV7620功能寄存器的地址為0x00～0x7C(其中，不少是保留寄存器)。通過設(shè)置相應(yīng)的寄存器，可以使OV7620工作于不同的模式。例如，設(shè)置OV7620為連續(xù)掃描、RGB原始數(shù)據(jù)16位輸出方式，需要進行如下設(shè)置：

    I2CSendByte()為寫寄存器函數(shù)，它的第1個參數(shù)OV7620為宏定義的芯片地址0x42，第2個參數(shù)為片內(nèi)寄存器地址，第3個參數(shù)為相應(yīng)的寄存器設(shè)定值。
2．2 OV7620時鐘同步
    OV7620有4個同步信號：VSYNC(垂直同步信號)、FODD(奇數(shù)場同步信號)、HSYNC(水平同步信號)和PCLK(像素同步信號)。當采用連續(xù)掃描方式時，只使用VSYNC和HSYNC、PCLK三個同步信號，如圖l所示。時為檢測OV7620掃描窗口的有效大小，還引入了HREF水平參考信號。
    LPC2210的3個外部中斷引腳分別作為3個同步信號的輸入，相應(yīng)的中斷服務(wù)程序分別為Vsync_IRQ()、Hsync_IRQ()和Pclk_IRQ()。在內(nèi)存中定義一個二維數(shù)組存儲圖像數(shù)據(jù)，一維用變量y表示，用于水平同步信號計數(shù)；二維用變量x表示，用于像素同步信號計數(shù)。圖像采集的基本流程為：當用SCCB初始化好OV7620后，使能VSYNC對應(yīng)的中斷，在Vsync_IRQ()中斷服務(wù)程序中判斷是否已取得一幀數(shù)據(jù)。若是，則在主程序的循環(huán)體中進行數(shù)據(jù)處理；若不是，則使能HSYNC對應(yīng)的中斷，并將y置為O。在Hsync_IRQ()中斷服務(wù)程序中，判斷HREF的有效電平，若有效，則y加1，x置為O，并使能PCLK對應(yīng)的中斷。在Pclk_IRQ()中斷服務(wù)程序中，判斷HREF的有效電平，若有效，則z增加，同時采集一個像素點的圖像數(shù)據(jù)。
2．3 圖像數(shù)據(jù)的輸出速度匹配
    在OV7620的3個同步信號中，PCLK的周期最短。當OV7620使用27 MHz的系統(tǒng)時鐘時，默認的PCLK的周期為74 ns。而LPC2210的中斷響應(yīng)時間遠遠大于這個值。LPC2210的最大中斷延遲時問為27個處理器指令周期，最小延遲時問為4個指令周期，再加上中斷服務(wù)時間、現(xiàn)場恢復(fù)時間等，完成一次中斷響應(yīng)的時問要大于7～30個指令周期。當LPC2210使用最高系統(tǒng)頻率60 MHz時，它的中斷響應(yīng)時間遠大于O．2～0，6 μs，所以只能將OV7620的PCLK降頻。通過設(shè)置時鐘頻率控制寄存器，可將PCLK的周期設(shè)為4μs左右。
2．4 圖像數(shù)據(jù)的接入
    當OV7620工作于主設(shè)備方式時，它的YUV通道將連續(xù)不斷地向總線上輸出數(shù)據(jù)。如果將OV7620的YUV通道直接接在LPC2210的DO～D15數(shù)據(jù)總線上，則會干擾數(shù)據(jù)總線，使LPC2210不能正常運行；如果使用74HC244等隔離，分時使用數(shù)據(jù)總線的方法，則會大大降低系統(tǒng)的運行速度，使得LPC2210不能及時取走總線上的數(shù)據(jù)，造成圖像數(shù)據(jù)不完整。由于LPC2210的數(shù)據(jù)總線寬度為32位，而Flash和SRAM僅占用了低16位數(shù)據(jù)線D0～D15，困此可以采用圖l中的方法，將空閑的高16位數(shù)據(jù)線D16～D31設(shè)為GPIO，用于采集OV7620輸出的16位圖像數(shù)據(jù)。

2.5 圖像數(shù)據(jù)的恢復(fù)

    OV7620采用16位輸出方式時，Y通道和UV通道的數(shù)據(jù)輸出格式如表l所列。從表l中可以看出，每一行Y通道和UV通道交替輸出上一行的重復(fù)數(shù)據(jù)和本行的新數(shù)據(jù)。而在一行之內(nèi)，B數(shù)據(jù)只在奇數(shù)列出現(xiàn)，R數(shù)據(jù)只在偶數(shù)列出現(xiàn)。

    下面以一個5×5的像素點陣為例，詳細介紹圖像數(shù)據(jù)的恢復(fù)。
    首先定義一個5×15的字節(jié)型數(shù)組，在Pclk_IRQ()中斷服務(wù)程序中讀取5×5個像素點的圖像數(shù)據(jù)；然后對圖像數(shù)據(jù)進行插值，奇數(shù)點則在數(shù)組的連續(xù)3個字節(jié)中存入B、G、0，偶數(shù)點則存入O、G、R；最后對當前行的每一個字節(jié)與下一行對應(yīng)列的每一個字節(jié)求平均值，即可算出當前行的RGB值。而在每一行內(nèi)，奇數(shù)點的R數(shù)據(jù)和偶數(shù)點的B數(shù)據(jù)可通過分別對其兩側(cè)的2個點的R和B數(shù)據(jù)求平均值得到。
    這樣，一幅圖像就恢復(fù)好了。可以直接存成二進制文件(本系統(tǒng)采用串口輸出到PC進行顯示)，或者增加BMP位圖文件頭信息，存成biBitCouNt=24的DIB位圖文件；也可用LPC2210對此圖像數(shù)據(jù)進行進一步的處理，如指紋識別等。

3 結(jié)論
    本系統(tǒng)的圖像采集速度主要受限于LPC2210的中斷響應(yīng)時間，如果采用帶有DMA控制器，并且具有更高處理速度的ARM芯片，可大大提高整個圖像采集系統(tǒng)的速度。例如，采用具有ARM9內(nèi)核的S3C2410，其最高系統(tǒng)頻率達203 MHz，完成一次DMA傳送的時間約為30 ns。小于默認的PCLK的周期74 ns，可以實現(xiàn)30 fps的圖像采集速度。
    與搭配OV511+或CPLD／FPGA的圖像采集系統(tǒng)相比，此圖像采集系統(tǒng)極大地簡化了系統(tǒng)結(jié)構(gòu)，降低了系統(tǒng)設(shè)計成本，縮短了開發(fā)周期；圖像數(shù)據(jù)的采集與處理均由ARM芯片完成，因而降低了數(shù)據(jù)中轉(zhuǎn)過程中傳輸錯誤的幾率，提高了系統(tǒng)的可靠性。