1 引言

近年來，無線通信技術得到了飛速發(fā)展，一方面，數字無線通信的新算法和新技術層出不窮；另一方面，無線通信技術的應用范圍也在不斷擴大。為了滿足無線通信技術的飛速發(fā)展，驗證新算法和新技術的正確性和可行性，通信系統的計算機模擬、仿真與驗證便顯的尤為重要。

本文利用Matlab、Quartus II、DSP_Builder和Modelsim等軟件配置了用于系統開發(fā)與驗證的SPW(Signal Processing Workplace)環(huán)境。在Matlab的Simulink環(huán)境下，利用Altera公司開發(fā)的RS、NCO、FIR IP core以及Simulink、DSP_Builder中的一些基本模塊，快速搭建了一個RS+DQPSK的中頻調制解調系統，并加以高斯信道模擬實際通信系統，通過計算機輔助仿真得到實驗結果，最后通過USB端口將設計下載到Stratix II的FPGA開發(fā)板中進行了驗證。

本文所述的調制解調系統具有以下特點：

（1）系統性：系統概念突出、完整、清晰是基于IP設計的一大特點。本實驗利用RS，NCO和FIR等IP core并結合Simulink和DSP_Builder中現有的模塊，完成系統設計的基本功能。

（2）綜合性：本實驗通過軟件來實現仿真，并運用FPGA技術加以實現。形成軟硬協同仿真的綜合實驗平臺。

（3）靈活性：FPGA芯片數據斷電易失性和在系統可重配置性，增加了設計的自由度和靈活性，提高了設計效率和芯片資源利用率。

 ( 4) 高效性：所有算法( 編碼、調制、解調和譯碼)利用Altera公司提供的各IP core搭建，極大的縮短了算法開發(fā)與驗證時間。

2 系統總體結構和設計指標

整個系統可以分為兩大部分：發(fā)送部分和接收部分。在發(fā)送端通過信源模塊產生數據，送入RS編碼模塊進行編碼，然后進行DQPSK調制并發(fā)送；接收端將接收到的信號進行DQPSK解調、RS解碼后輸出。系統流程圖如圖1.

圖1. 低中頻調制解調系統工作流程圖

其中RS IP core生成編碼和解碼模塊，NCO IP core和FIR IP core聯合完成DQPSK調制和解調。系統中所有的模塊都是由Simulink和DSP_Builder庫中的模塊構成的。其中陰影部分說明該模塊采用了Altera公司的IP core。

系統的設計指標：信源速率2Mbps、系統時鐘頻率100MHz、中頻載波頻率10MHz。

3   IP core的系統集成及系統的實現

本文通過系統給定的指標要求確定所用各個IP core的具體參數，然后確定其他輔助功能模塊的參數。IP core系統集成流程如圖2。

圖2. IP core系統集成流程

3.1 IP core的系統集成

A. 編解碼模塊（RS）：系統采用Altera公司的RS IP core，采用(204，188)編碼，該碼字是RS(255，239)的縮短碼，其最大糾錯能力t=(n-k)/2=8。縮短碼的糾錯能力不變，但是由于碼長的變短，增加了編碼的效率。

RS IP core有兩種標準的編碼模式，不同的編碼標準下可以對RS碼的碼長、碼字中包含的信息符號數、輸入輸出的比特位寬等參數進行選擇[1]。系統采用RS(204，188)進行編解碼，每個符號中包含8個bit，輸入/輸出總線寬度為8。

B. 濾波器模塊（FIR）：本試驗將FIR IP core配置成升余弦滾降濾波器對輸入的I、Q兩路信號進行成形濾波，濾波器設計的關鍵在于截止頻率（fcut）和采樣頻率（fsample）的選取[2]。