摘要

UCD9224 可以與UCD7232 配合設計非隔離數(shù)字電源。在某項目中，采用1 片UCD9224 與4 片UCD7232 設計了四相交錯并聯(lián)輸出的數(shù)字電源，輸出規(guī)格為1.0V/80A。在測試中發(fā)現(xiàn)，關機時輸出電壓存在嚴重的負過沖，幅值可達-380mV。經過仔細定位發(fā)現(xiàn)，引起負過沖的根因是UCD9224 進入reset 模式后，SRE_1A 和SRE_1B 引腳變?yōu)楦咦钁B(tài)，其電壓有反彈并下降緩慢?；诖?，在SRE_1A 和SRE_1B 引腳各設計一顆下拉電阻，可以給上述兩個引腳快速放電，徹底解決負過沖問題。本文對定位過程給予了詳細的描述和分析，并最終給出了結論。

1. 數(shù)字電源系統(tǒng)設計

某非隔離BUCK數(shù)字電源系統(tǒng)的設計基于數(shù)字控制器UCD9224與驅動器UCD7232，采用四相并聯(lián)并配置于交錯模式，輸入電壓為12V，輸出電壓為1.0V，輸出電流最大為80A。

1.1 數(shù)字電源系統(tǒng)方框圖

UCD9224是內部集成ARM7核的非隔離數(shù)字電源控制器，可以靈活的配置為多路或多相模式，并帶有PMBUS接口。UCD7232則是與UCD9224配合使用的增強型驅動器，與UCD9224之間有多個信號的交互，完成驅動信號接收，電流采樣，故障上報等工作。

圖1所示的是該數(shù)字電源系統(tǒng)的方框圖，包含有1片UCD9224和4片UCD7232，以及功率 MOSFET，輸出電感和輸出電容等。該系統(tǒng)有兩個輸入總線，分別是3.3V和12V，其中3.3V用來給UCD9224供電，12V輸入到UCD7232和BUCK轉換電路，完成到1.0V的轉換。該供電架構區(qū)別于傳統(tǒng)的3.3V由12V通過LDO轉換得來的設計。

圖 1：數(shù)字電源系統(tǒng)框圖

1.2 UCD9224與UCD7232的關鍵信號連接

UCD9224共有4組關鍵信號與4片UCD7232連接，分別完成電壓轉換控制，同步整流模式配置和故障上報等功能，下面是這些關鍵信號的簡單介紹：

1) DPWM：由UCD9224輸出到UCD7232，是后級BUCK電路的驅動信號來源。其中， BUCK上管驅動信號與DPWM的邏輯相同，BUCK下管的驅動信號與DPWM的邏輯相反。

2)SRE：由UCD9224輸出到UCD7232。當UCD7232的SRE_MODE引腳(圖1未示意)上拉至高電平后，UCD7232被配置為同步整流模式。當SRE為高時，BUCK的下管得到相應的驅動信號，該驅動信號由DPWM決定。當SRE為低時，BUCK電路的下管處于關閉狀態(tài)。

3)FLT：由UCD7232輸出到UCD9224。當UCD7232檢測到欠壓，過流或過溫等故障后，F(xiàn)LT引腳變?yōu)楦?，UCD9224識別之后會根據當前配置進行相應處理。

4)CS：由UCD7232 的IMON管腳輸出到UCD9224的CS管腳。該信號為輸出電流采樣信號。

2. 輸出電壓的負過沖

對該系統(tǒng)做輸入關機測試時，如果只關閉3.3V，12V保持不變，發(fā)現(xiàn)輸出電壓有明顯的負過沖，幅值超過-300mV。如圖2所示，關機時輸出電壓(1.0V，CH3)的負過沖達到了-380mV，測試條件為輸出端空載。

3. 負過沖的定位及原因分析

在定位負過沖的過程中，發(fā)現(xiàn)關機時BUCK下管的驅動信號異常，進一步發(fā)現(xiàn)SRE信號異常，最終發(fā)現(xiàn)根因是SRE_1A信號和SRE_1B信號在關機過程中有反彈并且下降緩慢。

3.1 關機時BUCK下管驅動信號異常

保持輸入電壓12V不變，當關閉3.3V時，輸出電壓有很大的負過沖。在空載輸出時，輸出端亦有負過沖，據此初步判斷BUCK下管可能有長時間導通，輸出電容電壓通過長時間。導通的 BUCK下管泄放到地。而實測試發(fā)現(xiàn)，BUCK下管的確如此，如圖 3?？梢杂^察到，輸出電壓下降后，BUCK下管的驅動信號(藍色線)一直保持為高，時間超過了1s。而BUCK上管的驅動信號(藍色線)在關機過程中正常，如圖 4。

圖 3：BUCK 下管驅動信號異常 圖 4：BUCK 上管驅動信號正常

[!--empirenews.page--]

3.2 關機時SRE信號異常

理論分析知，關機時SRE信號會變?yōu)榈碗娖?，BUCK下管的驅動信號隨之也會變?yōu)榈?。而該電源系統(tǒng)關機時BUCK下管的驅動信號一直保持為高，懷疑為SRE信號異常。

實測發(fā)現(xiàn)SRE_1B(圖5中的CH1;CH2為SRE_MODE信號;CH3為輸出電壓)在下降過程中出現(xiàn)了反彈，然后緩慢下降。而SRE_2A(圖6中的CH1;CH2為SRE_MODE信號;CH3為輸出電壓)則沒有反彈，快速下降到0V。

圖 5：SRE_1B 信號異常                                                    圖 6：SRE_2A 信號正常

進一步詳細測試發(fā)現(xiàn)，SRE_1A與SRE_1B在下降過程中皆有反彈，信號異常;而SRE_2A與 SRE_3A正常。

3.3 SRE 信號異常的原因分析

圖7顯示的是SRE_1B(CH3)，V33D(CH2，3.3V)和BPCAP(CH1，1.8V)在關機時的波形。可以觀察到，在SRE_1B出現(xiàn)反彈時，3.3V下降到了2.8V左右，UCD9224進入了reset模式。

圖 7：3.3V 與 SRE 信號

根據UCD9224芯片的硬件設計，其供電電壓下降到2.8V時會處于reset模式。而其進入reset模式后，SRE_1A引腳和SRE_1B引腳變更為高阻態(tài)，SRE_2A引腳和SRE_3A引腳變?yōu)榈碗娖綉B(tài)(被 UCD9224強制拉低到地)。

同時，由于UCD7232芯片內部對SRE管腳有弱上拉(上拉到3.3V)，因此，SRE_1A和SRE_1B的電壓信號會出現(xiàn)反彈并下降緩慢，而SRE_2A和SRE_3A的電壓信號可以迅速下降到0。

4. 解決措施

考慮到SRE_1A和SRE_1B在UCD9224進入reset模式后變?yōu)楦咦钁B(tài)，引腳電壓下降緩慢，因此可以添加下拉電阻以快速拉低上述引腳的電壓。下拉電阻的阻值需要小于3.74Kohm，以保證SRE管腳的殘留電壓低于低電平判定閥值0.9V。

圖8顯示的是添加兩顆下拉電阻(1Kohm)后的關機波形(CH4為SRE_1A;CH1為SRE_1B;CH3為輸出電壓)，負載電流為3A?？梢杂^察到，SRE_1A和SRE_1B在關機過程中沒有反彈，而是快速下降到0V。因此，輸出電容只通過負載放電，沒有負過沖。

圖 8：添加下拉電阻后的關機波形圖 圖9：空載關機時的輸出電壓波形

5. 常規(guī)供電設計的輸出電壓負過沖

上述電源系統(tǒng)的特殊之處在于采用了3.3V和12V分開的供電架構。在該應用中，當關閉3.3V后，12V還處于穩(wěn)定狀態(tài)，即SRE_1A和SRE_1B進入高阻態(tài)后，UCD7232還正常工作，這讓BUCK下管長時間導通成為了可能。然而，在采用常規(guī)供電設計時，同樣會存在負過沖的異常情形。

[!--empirenews.page--]

5.1 常規(guī)供電設計及輸出電壓的負過沖

常規(guī)供電架構的設計為3.3V通過LDO由12V轉換得來，因此整個電源系統(tǒng)的輸入電壓只有 12V。圖10顯示的即為采用常規(guī)供電架構設計的數(shù)字電源系統(tǒng)框圖(局部)。

圖9顯示的是關閉12V時的關機波形(CH1為輸出電壓，CH3為SRE_1B)，輸出端空載?？梢杂^察到，當關機動作發(fā)生后(對應于SRE_1B下降到0的時刻)，由于是空載，輸出電壓幾乎保持不變;經過大約2.8ms后，SRE_1B又上升，此時，輸出電壓快速下降到0V，并伴隨有負過沖。

圖 10：常規(guī)供電架構設計(局部)

5.2 輸出電壓的負過沖分析及結論

基于本文之前的分析，懷疑圖9中 SRE_1B下降到0之后的上升依然是因為UCD9224 進入reset模式而使SRE_1B變?yōu)楦咦鑼е??；诖?，展開測試與分析。

圖11測試了關機時12V(CH3)，SRE_1B(CH4)和SRE_2A(CH1)的波形?？梢杂^察到，SRE_1B再次變?yōu)楦叩臅r刻，SRE_2A依然保持為低。

圖12測試了關機時V33D(CH4，3.3V)，BPCAP(CH1，1.8V)和SRE_1B(CH3)的波形?？梢杂^察到SRE_1B再次變高的時刻，UCD9224的3.3V下降到了2.6V左右，芯片處于reset 模式。

綜合上述信息可知，常規(guī)供電架構設計中，空載關機時的輸出電壓負過沖依然是由于 SRE_1A和SRE_1B進入了高阻態(tài)導致。為消除該負過沖，同樣可以在SRE_1A和SRE_1B引腳添加下拉電阻來完成。

圖11：SRE_1B和SRE_2A引腳的波形 圖12：SRE_1B，3.3V和1.8V的波形

5.3 其它規(guī)避措施

在關機動作發(fā)生后，12V電壓逐漸下降，會首先觸發(fā)欠壓保護(欠壓保護點由軟件設置)，系統(tǒng)關機，DPWM和SRE被拉低，輸出關閉;隨著12V的繼續(xù)下降，觸發(fā)UCD7232的欠壓保護，F(xiàn)LT引腳變?yōu)楦?，并上報給UCD9224。圖13完整的顯示了上述過程。(圖13的CH4為3.3V電壓波形，CH3為SRE_1B引腳信號，CH1為FLT引腳信號)

由該波形可知，SRE_1B再次上升時，由于UCD7232還處于正常工作狀態(tài)(FLT還為低)，因此BUCK下管可以正常導通，造成輸出電壓的負過沖。如果將系統(tǒng)欠壓保護點設置的略低一些，或減緩3.3V的下降速度，以保證UCD9224進入reset模式時，UCD7232已經處于欠壓保護狀態(tài)，則輸出電壓的負過沖亦可以避免。

圖 13：SRE_1B 與 FLT

為減緩3.3V的下降速度，可使用Dropout電壓較小的LDO，如TPS79333(VDROPOUT=0.18V)。由圖11和圖12對比可知，當前方案下使用的LDO具有較大的Dropout 電壓(6.9V-2.6V=4.3V)。如使用TPS79333，當UCD7232觸發(fā)4.1V欠壓保護停止工作時，UCD9224仍能得到穩(wěn)定的3.3V供電，也就避免了進入reset模式。

6. 結論

在只關閉3.3V的應用場景中，輸出端無論是否帶載，輸出電壓都會出現(xiàn)負過沖;而在采用常規(guī)供電設計的系統(tǒng)中，關閉12V時，如果輸出端空載，同樣會出現(xiàn)負過沖問題。輸出電壓負過沖的根因是UCD9224在處于reset模式后，SRE_1A和SRE_1B引腳變?yōu)楦咦钁B(tài)，其電壓有反彈并下降緩慢導致。解決措施是在SRE_1A和SRE_1B引腳各增加一顆下拉電阻。實測發(fā)現(xiàn)，該解決措施簡單有效。

7. 參考文獻

1. UCD9224 datasheet, Texas Instruments Inc.

2. UCD7232 datasheet, Texas Instruments Inc.

3. Using the UCD92xx Digital Point-of-Load Controller Design Guide, Texas Instruments Inc