臺(tái)積電從20nm級(jí)開始只采用一種工藝。在20nm以前的級(jí)別中，會(huì)根據(jù)用途準(zhǔn)備多種工藝，比如，28nm就有“HP”、“HPM”、“HPL”以及“LP”工藝。而20nm只有“20SOC”一種工藝。據(jù)介紹，20SOC是在28nm工藝中備受好評(píng)的、兼顧低功耗和高性能的“HPM”的新版本。尖端工藝的應(yīng)用領(lǐng)域幾乎都是移動(dòng)設(shè)備用SoC，考慮到這種現(xiàn)狀，可以說(shuō)采用一種工藝是很穩(wěn)妥的。如果今后20nm不再是尖端工藝，很可能會(huì)增加新的工藝。

ReferenceFlow的走勢(shì)。臺(tái)積電網(wǎng)站的數(shù)據(jù)

600)this.style.width=600;" border="0" />

主要的R＆D項(xiàng)目。臺(tái)積電網(wǎng)站的數(shù)據(jù)

600)this.style.width=600;" border="0" />

對(duì)于臺(tái)積電來(lái)說(shuō)，20nm工藝是采用平面晶體管的最后一代工藝。目前，20SOC正處于風(fēng)險(xiǎn)量產(chǎn)（可靠性評(píng)估為168個(gè)小時(shí)）階段。將在2014年第一季度臺(tái)南F14P5生產(chǎn)線投產(chǎn)時(shí)轉(zhuǎn)為全面量產(chǎn)（可靠性評(píng)估在1000個(gè)小時(shí)以上）。據(jù)石原介紹，20SOC的芯片開發(fā)方案目前有25個(gè)，其中有5個(gè)已流片（完成了設(shè)計(jì)），正在進(jìn)行風(fēng)險(xiǎn)量產(chǎn)。

Coretx-A57能以Fmax工作

從接下來(lái)的16nm工藝開始，將進(jìn)入立體晶體管（FinFET）時(shí)代。16nmFinFET工藝的風(fēng)險(xiǎn)量產(chǎn)預(yù)定在2013年底開始。臺(tái)積電已經(jīng)通過(guò)16nmFinFET工藝，試制完成了配備SRAM、環(huán)形振蕩器以及ARM處理器內(nèi)核“Cortex-A57”的測(cè)試芯片。現(xiàn)已證實(shí)，該測(cè)試芯片能夠以性能指標(biāo)中的最大工作頻率（Fmax）工作。

以16nmFinFET工藝制造的IC的設(shè)計(jì)環(huán)境已經(jīng)具備。臺(tái)積電在2013年10月1日于美國(guó)加利福尼亞州SanJose舉行的“TSMC2013OpenInnovationPlatform（OIP，開放創(chuàng)新平臺(tái)）EcosystemForum”上，發(fā)布了2013年版的“ReferenceFlow”。2013年版的焦點(diǎn)是支持16nmFinFET。據(jù)石原介紹，目前16nmFinFET的芯片開發(fā)計(jì)劃有30個(gè)，超過(guò)了20SOC。

2013年的R＆D投資為15億美元

在OIPEcosystemForum上，臺(tái)積電推出了OIP的“進(jìn)化版”——“GrandAlliance”（大聯(lián)盟）。OIP將EDA供應(yīng)商、IP內(nèi)核提供商等為芯片設(shè)計(jì)提供支援的合作企業(yè)聯(lián)合到了一起。GrandAlliance的成員除了OIP的合作企業(yè)以外，還包括半導(dǎo)體制造裝置廠商、材料廠商以及顧客，形成了利用尖端工藝共同開發(fā)芯片的氛圍，如同命運(yùn)共同體?？梢哉f(shuō)，GrandAlliance的成立就是臺(tái)積電的影響力更勝以往的證明。

今后，臺(tái)積電將不斷推進(jìn)微細(xì)化，同時(shí)進(jìn)行MoreThanMoore的開發(fā)，比如三維封裝的開發(fā)等。目前，從事R＆D的工程師的人數(shù)為4200人。R＆D的投資額逐年上升，2013年為115億美元。