硅晶圓制造商Soitec SA公司聲稱，芯片制造商現(xiàn)在可以藉由轉(zhuǎn)換到絕緣層上硅(SoI)晶圓，避免掉開(kāi)發(fā)完全耗盡型(fully-depleted, FD)硅晶體管所需的數(shù)年研發(fā)時(shí)間，目前包括意法(STMicroelectronics, ST)、 ST-Ericsson和IBM已經(jīng)決定開(kāi)始嘗試。
“全耗盡型晶體管溝道正快速成為半導(dǎo)體制造商轉(zhuǎn)移到32nm以下節(jié)點(diǎn)的關(guān)鍵，”Solitec全球策略業(yè)務(wù)發(fā)展資深副總裁Steve Longoria說(shuō)?！癐BM打算在14nm節(jié)點(diǎn)在其FinFET上使用SoI晶圓，而ST和ST-Ericson則是針對(duì)28nm工藝的下一代移動(dòng)處理器，與我們共同開(kāi)發(fā)2D完全耗盡型晶體管?！?br>
半導(dǎo)體的微縮之路所遭遇的最大挑戰(zhàn)之一，便是在32nm節(jié)點(diǎn)以下納米級(jí)薄膜晶體管溝道層的摻雜不均勻性。為了解決這個(gè)問(wèn)題，業(yè)界開(kāi)始轉(zhuǎn)向FD晶體管的非摻雜溝道。英特爾已經(jīng)盡全力使用標(biāo)準(zhǔn)塊狀硅(bulk silicon)來(lái)為其三柵極(tri-gate) FinFET晶體管設(shè)計(jì)FD非摻雜溝道，因而必須在側(cè)邊引入摻雜來(lái)隔離溝道，并預(yù)防過(guò)量漏電流流入基板。

Solitec現(xiàn)可提供兩種SoI晶圓，一種是傳統(tǒng)平面晶體管，可提供超薄的頂層硅晶層，其厚度差異不超過(guò)±5埃，針對(duì)FD晶體管溝道，在頂層的一個(gè)超薄掩埋氧化層頂預(yù)防漏電流進(jìn)入基板，毋須再使用額外的工藝步驟，這便是英特爾在其塊狀硅制程中使用的方法。

第二種是針對(duì)3D FinFET晶體管的SoI晶圓，如IBM已宣布打算用在14nm節(jié)點(diǎn)的3D FinFET晶體管。這種3D SoI晶圓具有用于較高3D鰭(fin)的較厚頂部硅晶層，以及一個(gè)較厚的掩埋氧化層，以適應(yīng)由多金屬柵極所產(chǎn)生的更高的場(chǎng)。



2D平面與3D SoI晶圓的成本大約都比塊狀硅高出四倍左右，這解釋了英特爾為何不愿意在三柵極FinFET工藝中使用SoI。但Solitec聲稱，F(xiàn)D晶體管將提供更大的開(kāi)發(fā)時(shí)間優(yōu)勢(shì)，因?yàn)楫?dāng)采用側(cè)邊摻雜方法來(lái)建構(gòu)FD溝道時(shí)，它所需要的工藝步驟要少得多，而這已經(jīng)足以彌補(bǔ)晶圓的高昂價(jià)格。

“與塊狀硅約120美元成本相比，我們的晶圓成本大約是500美元，”Longoria說(shuō)，但強(qiáng)調(diào)通過(guò)工藝簡(jiǎn)化，其整體成本還可望降低三至十倍不等。

Solitec聲稱，采用其SoI晶圓來(lái)建構(gòu)FD晶體管可提高40%的性能，或是在以當(dāng)前性能水平工作時(shí)，能大幅削減掩埋氧化層的漏電流，將功耗降低40%。Solitec同時(shí)表示，該公司與IBM和ARM共同為SoI晶圓制定了規(guī)范，以便將他們的傳統(tǒng)平面晶體管轉(zhuǎn)向非摻雜FD溝道，這將可防止密集的源極與漏極電極經(jīng)由塊狀硅基板泄漏而產(chǎn)生的短通道效應(yīng)。