北京， 2012年3月14日 —— 全球領(lǐng)先的電子和能源行業(yè)半導體材料生產(chǎn)制造商 Soitec （Euronext）今天宣布，無線平臺和半導體領(lǐng)軍企業(yè) ST-Ericsson 已選擇全耗盡平面晶體管技術(shù)（FD-SOI）開發(fā)設(shè)計其下一代移動處理器。 Soitec 創(chuàng)新的基板為全耗盡晶體管技術(shù)提供了技術(shù)基礎(chǔ)，它以極薄的頂層確保了晶體管的各種關(guān)鍵屬性。

ST-Ericsson 首席芯片架構(gòu)師 Louis Tannyeres 認為：“下一代移動消費電子設(shè)備將在保持待機時間的條件下，帶來更優(yōu)秀的用戶體驗。在開發(fā)下一代高性能與低功耗應(yīng)用的過程中，工藝技術(shù)的進步與整體平臺系統(tǒng)設(shè)計創(chuàng)新同樣起著十分關(guān)鍵的作用。我們與意法半導體在 FD-SOI 方面的合作成果表明，這項技術(shù)能夠以頗具成本效益的方式獲得這些益處，令我們的解決方案實現(xiàn)差異化?！?br>
源自 Soitec 的 FD-SOI 晶圓使 NovaThor TM的性能得到顯著提升，而耗電卻更少，在最高性能時能夠節(jié)約 35% 的功耗。對于消費者而言，這意味著他們能更長時間地以高速度瀏覽網(wǎng)頁，或者讓待機時間增加一天。

Soitec 首席運營官 Paul Boudre 表示：“很多像 ST-Ericsson 這樣的半導體公司都正在尋求利用現(xiàn)有設(shè)計和制造方法，以盡快從全耗盡晶體管架構(gòu)中受益，而 FD 技術(shù)為此提供了一個低風險的方案選項。ST-Ericsson 的這一選擇代表著全行業(yè)向 FD 平面 CMOS 技術(shù)所邁出的第一步，在晶圓廠采用其他替代制造工藝前就能提前實現(xiàn)其設(shè)計目標。Soitec 致力于提供大量制造業(yè)不可或缺的高品質(zhì)晶圓，加速將將全耗盡技術(shù)運用到下一代主流移動設(shè)備中?！?br>
意法半導體公司研發(fā)科技部門副總經(jīng)理Jo?l Hartmann表示：“意法半導體公司及Leti、Soitec和IBM等合作伙伴已經(jīng)為開發(fā)FD-SOI技術(shù)投入數(shù)年。最近，意法半導體已經(jīng)向業(yè)界展示了這種技術(shù)與傳統(tǒng)Bulk CMOS技術(shù)的重大差異，如在28nm及以下若干種設(shè)計中更杰出的性能與更節(jié)約的功耗表現(xiàn)。這些特性的結(jié)合使得FD-SOI 特別適于應(yīng)用在無線和平板應(yīng)用中。FD-SOI技術(shù)不僅能得到FinFET全耗盡晶體管帶給平面?zhèn)鹘y(tǒng)技術(shù)的全部好處，而且還能實現(xiàn)后者無法達到的先進的負偏壓（back bias）技術(shù)。對于ST-Ericsson 在其下一代產(chǎn)品中采用FD-SOI 技術(shù)，我們感到由衷高興?！?br>
新穎的外觀因素推動半導體制造商必須超越 28nm 工藝節(jié)點，傳統(tǒng)的 Bulk CMOS 制作技術(shù)顯然無法有效地平衡高性能和低功耗。FD 晶圓實現(xiàn)了平面全耗盡的晶體管架構(gòu)，使其成為助力半導體公司跨越 CMOS 工藝障礙的突破性技術(shù)，讓下一代智能手機和移動計算設(shè)備的高效節(jié)能處理器成為可能。該架構(gòu)還是通過實施晶體管技術(shù)，以較低的工藝復雜性解決各類隨 CMOS 技術(shù)從 28nm到更小級別技術(shù)所遇到的問題（如微縮、靜電泄漏和器件特性的不一致性等）的關(guān)鍵。

關(guān)于全耗盡晶圓
FD 晶圓由氧化埋層（BOx）和 BOx 之上的極薄硅層組成，從而為在此層建成的晶體管提供獨特性能。這類晶圓尤其適用于移動和消費級多媒體應(yīng)用，與傳統(tǒng) Bulk CMOS相比，在保持相同性能的前提下，F(xiàn)D 晶圓可節(jié)省高達 40% 的功耗。同樣，依據(jù)不同的設(shè)計優(yōu)化，以全耗盡晶圓為基礎(chǔ)的處理器峰值性能最高可增長 60%。憑借超低供電（低于 -0.7V）維持優(yōu)異性能，因此許多超低功耗運行的移動設(shè)備才得以實現(xiàn)。此外，全耗盡晶圓由標準晶圓廠工具處理制造，它不僅與諸多傳統(tǒng)低功耗 Bulk CMOS 共用許多工藝步驟，節(jié)省了10% 的生產(chǎn)步驟， 以極具競爭力的成本生產(chǎn)成品芯片。