目標是實現(xiàn)最終形態(tài)的MOS FET。(點擊放大)

已驗證其性能超過具備超薄SOI構(gòu)造的硅MOS FET。(點擊放大)

制造元件時使用的晶圓粘貼法。(點擊放大)
東京大學(xué)研究生院工程學(xué)研究系電氣工程學(xué)專業(yè)教授高木信一的研究小組，與日本產(chǎn)業(yè)技術(shù)綜合研究所和住友化學(xué)聯(lián)合采用晶圓粘貼法，制成了超薄III-V族半導(dǎo)體FET，并已證實其性能超過了超薄SOI（silicon on insulator）構(gòu)造的硅MOS FET。此次在硅底板上制成了具有9nm厚InGaAs通道的III-V族半導(dǎo)體FET，并獲得了約900cm2/Vs的電子遷移率。據(jù)介紹，這一數(shù)值是具有超薄SOI構(gòu)造的硅MOS FET可獲得的電子遷移率的約兩倍。

關(guān)于厚度小于10nm的超薄InGaAs通道，“通道表面粗糙是造成載流子遷移率降低的主要原因”（東京大學(xué)研究生院工程學(xué)研究系電氣工程學(xué)專業(yè)的橫山正史）。因此，研究小組以InP層包覆InGaAs通道，使通道表面非活性化，以防止其與氧原子等結(jié)合。據(jù)介紹，與通道表面未經(jīng)過非活性化處理時相比，載流子遷移率提高到了300倍。今后將通過進一步提高通道品質(zhì)等方法，“使載流子遷移率提高到硅MOS FET的5～6倍”（橫山）。

研究小組已在2009年6月舉行的“2009 Symposium on VLSI Technology”上就此次制造元件時采用的晶圓粘貼法進行了技術(shù)發(fā)表。技術(shù)應(yīng)用的主要步驟如下。首先，使InGaAs通道在InP底板上生長。然后，采用ECR等離子濺射（Plasma Sputtering）法，在InGaAs上形成SiO2絕緣膜。對SiO2/InGaAs/InP底板和硅底板分別施以ECR等離子處理，并激活其表面，進行熱處理之后，在室溫下粘貼兩種底板。通過這種方法，可在硅底板上形成InP/InGaAs/SiO2構(gòu)造。雖然此次使用了2英寸直徑的晶圓，但該方法“還可用于口徑更大的晶圓”（東京大學(xué)的橫山）。

超薄III-V族半導(dǎo)體FET可以稱作是結(jié)合高載流子遷移率的通道和嵌入式氧化膜構(gòu)造的“平面FET的最終形態(tài)”（東京大學(xué)的橫山）。目前尚未確立可在硅底板上使高品質(zhì)III-V族半導(dǎo)體通道成膜的技術(shù)。所以東京大學(xué)等開發(fā)的晶圓粘貼法作為可在硅底板上形成超薄III-V族半導(dǎo)體FET的新方法備受關(guān)注。（記者：大下 淳一）