全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（NASDAQ: CDNS）今天宣布推出一款全面的低功耗設(shè)計(jì)流程，面向基于中芯國(guó)際集成電路制造有限公司（中芯國(guó)際”,紐約證交所股份代號(hào)：SMI；香港聯(lián)合交易所股票代碼: 0981.HK）65納米工藝的設(shè)計(jì)工程師。該流程以Cadence?低功耗解決方案為基礎(chǔ)，通過(guò)使用一個(gè)單一、全面的設(shè)計(jì)平臺(tái)，可以更加快速地實(shí)現(xiàn)尖端、低功耗半導(dǎo)體產(chǎn)品的設(shè)計(jì)。

“目前，功耗已成為一個(gè)關(guān)鍵的設(shè)計(jì)制約因素，從技術(shù)和成本的角度來(lái)說(shuō)，它同時(shí)序和面積一樣重要”，SMIC設(shè)計(jì)服務(wù)中心副總裁劉明剛表示，“SMIC-Cadence Reference Flow 4.0具有先進(jìn)的自動(dòng)化低功耗設(shè)計(jì)功能，能夠滿足低功耗設(shè)計(jì)創(chuàng)新的需要。”

通過(guò)低功耗芯片的設(shè)計(jì)實(shí)現(xiàn)，完成了對(duì)該設(shè)計(jì)流程的確認(rèn)。上述芯片利用了SMIC 的內(nèi)部設(shè)計(jì)65納米庫(kù)，包括有效的電流源模型(ECSM)標(biāo)準(zhǔn)單元、功耗管理單元、PLL、SRAM和I/O庫(kù)。該設(shè)計(jì)中所采用的低功耗技術(shù)包括功率門(mén)控和多電源/多電壓(MSMV)技術(shù)，可以降低漏電和動(dòng)態(tài)功耗消耗。

“能率對(duì)許多新型半導(dǎo)體產(chǎn)品來(lái)說(shuō)都是一個(gè)關(guān)鍵的要求，然而設(shè)計(jì)者有時(shí)卻認(rèn)為關(guān)注于功耗只是最近才剛剛興起，因而伴隨著很多風(fēng)險(xiǎn)”，Cadence公司產(chǎn)品營(yíng)銷(xiāo)副總裁Steve Carlson表示，“Cadence低功耗解決方案提供了全面的、經(jīng)過(guò)硅驗(yàn)證的從前端到后端的流程，面向基于SMIC的65納米工藝技術(shù)的設(shè)計(jì)者，它包括對(duì)功能和結(jié)構(gòu)的驗(yàn)證，同時(shí)提高了生產(chǎn)率。該解決方案快速、易用并經(jīng)過(guò)了實(shí)踐檢驗(yàn)。”

SMIC 65納米低功耗Reference Flow 4.0包括Cadence低功耗解決方案, 搭配Encounter? Conformal? Low Power、Incisive? Enterprise Simulator、Encounter RTL Compiler、Encounter Digital Implementation System、Cadence QRC Extraction、Encounter Timing System和Encounter Power System。

?