showAd(2009080513234060,236,236);
賽靈思宣布收購高層綜合技術(shù)領(lǐng)先公司美國AutoESL設(shè)計科技有限公司。
通過增加高層綜合技術(shù)，賽靈思進(jìn)一步擴展了其技術(shù)基礎(chǔ)和產(chǎn)品組合，使得公司能夠把可編程平臺的優(yōu)勢帶給更廣泛的企業(yè)用戶群體，即那些習(xí)慣用 C、C 和 System C 語言進(jìn)行高層抽象設(shè)計的系統(tǒng)架構(gòu)師和硬件設(shè)計人員。同時，這也將使得賽靈思可以滿足客戶對工具日益提高的需求，支持電子系統(tǒng)級 (ESL) 設(shè)計方法，滿足當(dāng)今現(xiàn)場可編程門陣列 (FPGA) 領(lǐng)域復(fù)雜的設(shè)計需求。

AutoESL的旗艦高層綜合工具AutoPilot， 已經(jīng)被行業(yè)領(lǐng)先的半導(dǎo)體和系統(tǒng)公司廣泛應(yīng)用于提高生產(chǎn)率和加速視頻、無線以及高性能計算應(yīng)用領(lǐng)域產(chǎn)品的上市進(jìn)程，這些領(lǐng)先的公司中有 25 家以上都是賽靈思的客戶或聯(lián)盟計劃成員。此次收購AutoESL，賽靈思旨在通過其旗艦型6系列和 7系列FPGA， 以及新型可擴展式處理平臺提升設(shè)計者的生產(chǎn)力和創(chuàng)新。

賽靈思全球市場營銷高層副總裁Vin Ratford指出：“賽靈思多年來一直在培育發(fā)展高層綜合技術(shù)。2006 年，我們啟動了 ESL 計劃，旨在幫助業(yè)界改進(jìn)結(jié)果質(zhì)量，簡化和抽象設(shè)計流程，建立互操作性，并提高嵌入式處理流程。近期，我們聘請有關(guān)單位進(jìn)行了一項獨立研究，評估高層綜合工具。根據(jù)伯克利設(shè)計技術(shù)公司 (BDTI) 和賽靈思研究實驗室 (Xilinx Research Labs) 進(jìn)行的基準(zhǔn)測試，就高數(shù)據(jù)路徑強度要求的 DSP 設(shè)計而言，AutoPilot的結(jié)果質(zhì)量顯然已達(dá)到甚至超過了手工編碼的寄存器傳輸級 (RTL) 代碼水平。我們很高興AutoESL團(tuán)隊加入賽靈思。通過強強聯(lián)手，我深信，我們將實現(xiàn)提供基于FPGA的電子系統(tǒng)級設(shè)計的承諾?！?br />
賽靈思未透露此次收購的具體條款。目前AutoESL位于加利福尼亞州 Cupertino 總部和中國北京的大部分員工都將成為賽靈思員工。

伯克利設(shè)計技術(shù)公司創(chuàng)始人兼總裁 Jeff Bier 在《賽靈思中國通訊雜志》（2010 年第36期）上指出：“此前，利用在 FPGA 上手工編寫的 RTL 代碼實現(xiàn)的要求較高的應(yīng)用，都能實現(xiàn)相對較出色的結(jié)果質(zhì)量，不過生產(chǎn)力較低，而在 DSP 處理器上實現(xiàn)的應(yīng)用雖然生產(chǎn)力較高，但結(jié)果質(zhì)量卻相對較差。”

“對于很多系統(tǒng)設(shè)計人員來說，到底是采用可編程 DSP 處理器還是 FPGA，開發(fā)時間是一個關(guān)鍵因素。我們的評估結(jié)果顯示，針對 BDTI Optical Flow Workload 等應(yīng)用而言，采用高層綜合工具的新方法在很大程度上能避免這一問題。”

伯克利設(shè)計技術(shù)公司制定了 BDTI 高層綜合工具認(rèn)證計劃，提供客觀、可信的數(shù)據(jù)和分析，來幫助 FPGA 領(lǐng)域高層綜合工具的潛在用戶快速了解這些工具的功能及局限性。

show_share(1);