避免標(biāo)準(zhǔn)紛爭順應(yīng)民意促成單一IC功率標(biāo)準(zhǔn)
[導(dǎo)讀]低功率IC設(shè)計(jì)工具供應(yīng)商Sequence Design公司CEO Vic Kulkarni日前發(fā)表評論，呼吁業(yè)內(nèi)標(biāo)準(zhǔn)組織攜手，順應(yīng)民意，促成單一IC功率標(biāo)準(zhǔn)，避免競爭和多極化。我對當(dāng)前設(shè)立單一標(biāo)準(zhǔn)格式的成效持續(xù)保持樂觀，這種標(biāo)準(zhǔn)在EDA設(shè)
低功率IC設(shè)計(jì)工具供應(yīng)商Sequence Design公司CEO Vic Kulkarni日前發(fā)表評論，呼吁業(yè)內(nèi)標(biāo)準(zhǔn)組織攜手，順應(yīng)民意，促成單一IC功率標(biāo)準(zhǔn)，避免競爭和多極化。
我對當(dāng)前設(shè)立單一標(biāo)準(zhǔn)格式的成效持續(xù)保持樂觀，這種標(biāo)準(zhǔn)在EDA設(shè)計(jì)流程內(nèi)納入功率意識的設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)細(xì)節(jié)。我們的關(guān)鍵選民---片上系統(tǒng)(SoC)設(shè)計(jì)師在被迫學(xué)習(xí)并維護(hù)兩種實(shí)際上做同樣工作的標(biāo)準(zhǔn)時(shí)倍受折磨。
受同樣煎熬的是EDA供應(yīng)商，它們更希望能專注于電源管理的創(chuàng)新，而不是設(shè)立多種格式。設(shè)計(jì)團(tuán)體最不想要的就是競爭性標(biāo)準(zhǔn)，比如我們已經(jīng)歷過的VHDL/Verilog語言之戰(zhàn)，或建模標(biāo)準(zhǔn)有效電流源模型 (ECSM) 和綜合電流源模型 (CCS)的之較量。
在我30年的從業(yè)生涯里，我親眼目睹了5月才成立的Power Forward Initiative (PFI)參與各方的通力合作，并如此迅速和卓有成效地推動(dòng)標(biāo)準(zhǔn)進(jìn)程。
通用功率格式 (CPF)滿足了許多要求，尤其是90納米及以下節(jié)點(diǎn)。這種全面的單文檔方法可被設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)工具讀寫，其概念具有“寫一次，用很多次”的前景，以在端到端設(shè)計(jì)流程內(nèi)包含低功率設(shè)計(jì)意識。
Sequence Design是最近成立的硅集成創(chuàng)新聯(lián)盟(Si2)低功率聯(lián)盟(LPC)的成員。我們期望 Si2和Accellera能在融合單一標(biāo)準(zhǔn)上取得成功，從而使CPF與 Accellera 的統(tǒng)一功率格式(UPF)紛爭不再。Sequence對CPF所起的作用是確保將設(shè)計(jì)師的意圖和期望的性能反饋給PFI。我見到在CPF如何管理電源域、電平移位器和隔離單元(isolation cell)等規(guī)則方面已碩果累累的反饋，在時(shí)鐘和時(shí)鐘樹綜合領(lǐng)域正不斷擴(kuò)張。我急切渴望在內(nèi)部時(shí)鐘門控方面獲得補(bǔ)充意見。
毫無疑問低功率設(shè)計(jì)已成為IC設(shè)計(jì)的首要重心。設(shè)計(jì)意圖是至高無上的。在RTL或更早期分析功率，取決于模式的功率估計(jì)，以及有效電源管理技術(shù)必須從概念到GDS貫穿流程始終。CPF在自動(dòng)化具有功率意識的設(shè)計(jì)方面是一個(gè)偉大的開端，保證了精確的驗(yàn)證和仿真。
我呼吁Accellera協(xié)助行業(yè)利用一切方式達(dá)成融合，避免出現(xiàn)格式多極化。
我對當(dāng)前設(shè)立單一標(biāo)準(zhǔn)格式的成效持續(xù)保持樂觀，這種標(biāo)準(zhǔn)在EDA設(shè)計(jì)流程內(nèi)納入功率意識的設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)細(xì)節(jié)。我們的關(guān)鍵選民---片上系統(tǒng)(SoC)設(shè)計(jì)師在被迫學(xué)習(xí)并維護(hù)兩種實(shí)際上做同樣工作的標(biāo)準(zhǔn)時(shí)倍受折磨。
受同樣煎熬的是EDA供應(yīng)商，它們更希望能專注于電源管理的創(chuàng)新，而不是設(shè)立多種格式。設(shè)計(jì)團(tuán)體最不想要的就是競爭性標(biāo)準(zhǔn)，比如我們已經(jīng)歷過的VHDL/Verilog語言之戰(zhàn)，或建模標(biāo)準(zhǔn)有效電流源模型 (ECSM) 和綜合電流源模型 (CCS)的之較量。
在我30年的從業(yè)生涯里，我親眼目睹了5月才成立的Power Forward Initiative (PFI)參與各方的通力合作，并如此迅速和卓有成效地推動(dòng)標(biāo)準(zhǔn)進(jìn)程。
通用功率格式 (CPF)滿足了許多要求，尤其是90納米及以下節(jié)點(diǎn)。這種全面的單文檔方法可被設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)工具讀寫，其概念具有“寫一次，用很多次”的前景，以在端到端設(shè)計(jì)流程內(nèi)包含低功率設(shè)計(jì)意識。
Sequence Design是最近成立的硅集成創(chuàng)新聯(lián)盟(Si2)低功率聯(lián)盟(LPC)的成員。我們期望 Si2和Accellera能在融合單一標(biāo)準(zhǔn)上取得成功，從而使CPF與 Accellera 的統(tǒng)一功率格式(UPF)紛爭不再。Sequence對CPF所起的作用是確保將設(shè)計(jì)師的意圖和期望的性能反饋給PFI。我見到在CPF如何管理電源域、電平移位器和隔離單元(isolation cell)等規(guī)則方面已碩果累累的反饋，在時(shí)鐘和時(shí)鐘樹綜合領(lǐng)域正不斷擴(kuò)張。我急切渴望在內(nèi)部時(shí)鐘門控方面獲得補(bǔ)充意見。
毫無疑問低功率設(shè)計(jì)已成為IC設(shè)計(jì)的首要重心。設(shè)計(jì)意圖是至高無上的。在RTL或更早期分析功率，取決于模式的功率估計(jì)，以及有效電源管理技術(shù)必須從概念到GDS貫穿流程始終。CPF在自動(dòng)化具有功率意識的設(shè)計(jì)方面是一個(gè)偉大的開端，保證了精確的驗(yàn)證和仿真。
我呼吁Accellera協(xié)助行業(yè)利用一切方式達(dá)成融合，避免出現(xiàn)格式多極化。
下載文檔
