美國東部時間12月14日（北京時間12月15日），據(jù)海外最新消息，日本東芝公司和歐洲Sarnoff公司已經(jīng)擴大了雙方在市場上的聯(lián)合行為。

東芝公司將進一步擴展與Sarnoff公司的合作，將使用新的基于Sarnoff公司“TakeCharge”技術來保護其IC芯片產(chǎn)品在接受測試、包裝或裝配進系統(tǒng)時不會被靜電放電（ESD）等情況所損壞。

在這個合作協(xié)議的內容下，Sarnoff公司將為東芝公司提供IC芯片產(chǎn)品保護解決方案。東芝公司將把Sarnoff公司的技術整合到其類比或數(shù)字IC芯片產(chǎn)品之中。這種保護方案的有效性將接受行業(yè)標準方法――超短傳輸距離脈沖驗證（VSTLP)測試。

東芝公司從2000年開始就一直在使用基于TakeCharge的技術來保護自己的CMOS IC芯片產(chǎn)品不被人體和機體靜電放電（ESD）等情況所損壞。該方法一直適用于高產(chǎn)量0.18微米和0.13微米的芯片，同樣90納米級產(chǎn)品也同樣可以使用該方法。

所謂靜電放電（ESD）保護是指，IC芯片在非工作情況下因靜電放電等原因導致外部端子產(chǎn)生大電流時，可起到保護芯片內部電路作用的電路。東芝公司已經(jīng)將此方法應用于高耐壓液晶驅動IC芯片等實際芯片的開發(fā)之中。

在制造過程中，印刷電路板和LSL器件之間可能產(chǎn)生靜電放電。在印刷電路板上積聚的靜電在LSL器件安裝過程中可能會放電，靜電放電可能在LSL器件內產(chǎn)生過量的電流，從而損壞其內部器件。防止這個問題的一種方法是使用特殊的電路來保護LSL器件的內部組件。在絕緣硅器件中，晶體管在絕緣層的頂部形成。這使得此類器件更容易受到靜電放電（ESD）的損壞，因此，采取有效的對策比以往顯得更為重要。

Sarnoff公司“TakeCharge”技術可以在短期內實現(xiàn)最優(yōu)靜電放電（ESD）保護電路設計，從而可以在較短的時間內設計和開發(fā)新型LSL器件。另外，它可以在更小的表面區(qū)域上提供高級靜電放電（ESD）保護，從而可以開發(fā)更小的IC芯片。最后，它具有很低的寄生電容，非常適合高速應用。