過去，多樣化問題即使在最壞的情況下也不是最讓設計師頭疼的問題，在情況好的時候偶爾還可能促進變化的發(fā)生。如今，它已經(jīng)逐漸開始像久治不愈的偏頭痛一樣困擾著設計師們了。
在波動等于和大于65納米時當芯片尺寸縮小至65納米甚至更小時，不穩(wěn)定性就會影響從功率到訊號完整性的所有方面。許多波動都不達到和超過90毫微米，這時不必憂慮，它們在處理器上呈現(xiàn)出一個全新的尺度。單個原子能夠在處理器上發(fā)生變化，它也正是在此發(fā)生變化的。
Intel公司首席技術官JustinRattner稱，“幾何形狀收縮時，不穩(wěn)定性也就隨之增加?！薄奥╇娐试黾釉鲩L5至10倍，頻率變化范圍大約30%?！?
他繼續(xù)說道，原子的誤差能夠改變裸片的特性。但是，要預測不穩(wěn)定性將在哪里出現(xiàn)，產(chǎn)生什么樣的效果就更不容易了。Rattner指出，預測圖表上畫出來的可能不是清晰的線條，而是比較模糊的點，且預測到的不是一個確定結果，而是一種可能。Synopsys公司的首席技術官RaulCamposano稱，不穩(wěn)定性問題在設計和生產(chǎn)中總是存在的。他還說，幾何形狀較大的話，這種問題處理起來會容易得多。Camposano表示，“從動力學角度來看，我們要處理電壓的波動，溫度的升降以及噪音的變化所帶來的問題?！薄半妷涸叫?，噪音的變化范圍就越小。在波動為250納米時不必針對噪音做實時性分析，當波動達到65和90納米時就必須對它進行實時監(jiān)控了?！?
然而，麻煩不僅僅是這些，他稱，在從光刻技術到化學機械研磨再到應力應變的整個處理過程中，不穩(wěn)定性無處不在。應力應變能改變芯片的電力電子特性。
這位首席技術官還說，測試就逐漸成為設計過程的必須的一部分了。速度測試是在設計時被最先應用的測試方法之一，隨后將引入用來測試芯片的一系列函數(shù)變化的參數(shù)測試。
Camposano透露，“在EDA技術中，實時性測試是目前常規(guī)的測試方法?！薄拔覀冃枰酶_的模具，那樣的話，就能順利進行統(tǒng)計性實時測試和統(tǒng)計優(yōu)化了?！睒I(yè)內預測，明年統(tǒng)計性實時測試將成為主流，它主要利用各種可能性將不穩(wěn)定性產(chǎn)生的影響最小化。IMB公司已經(jīng)開始利用統(tǒng)計測試能力來處理不穩(wěn)定性問題。其他EDA技術買家也將效仿IBM公司，他們將在今年夏季的設計動化會議（DesignAutomationConference）上作出聲明。
這些設備和技術可能對減少穩(wěn)定性有所幫助，但卻一點也不能減少先進處理器芯片的難度和最終成本。未來十年都會按摩爾定律發(fā)展，但設計生產(chǎn)芯片的成本將繼續(xù)成比例增長。
轉自www.ednchina.com