Cadence 端對端解決方案助華亞微實現一次性芯片成功
[導讀]【中國上海，2009年3月23日】- 全球設計創(chuàng)新領先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)，今天宣布世界級數字電視與視頻處理解決方案系統級芯片IC供應商華亞微電子有限公司 ( 華亞微 )已經實現一次性芯片成功，目前已
【中國上海，2009年3月23日】- 全球設計創(chuàng)新領先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)，今天宣布世界級數字電視與視頻處理解決方案系統級芯片IC供應商華亞微電子有限公司 ( 華亞微 )已經實現一次性芯片成功，目前已經將一個面向液晶電視市場的0.162微米系統級芯片設計投入量產，實現了超過10%的尺寸縮減程度。
華亞微在選擇了Cadence作為其首要的EDA供應商，并采用Cadence端到端企業(yè)解決方案后實現了此次成功，為高清電視、機頂盒和多媒體市場提供高性能芯片。該公司正在使用Cadence Encounter®、Incisive®和Virtuoso®設計技術，包括Virtuoso Multi-Mode Simulation，而且也在與Cadence就90納米低功耗與模擬/混合信號芯片設計方面展開合作。
“利用Cadence的解決方案，華亞微能夠享用到更順暢的設計流程，尤其是在可測試性設計流程方面，同時縮短了設計周期，”華亞微首席執(zhí)行官張飚說，“我們現在已經擁有完善的配置，能夠以更為縮小的尺寸提供低功耗芯片設計，應對數字電視和視頻處理市場的嚴峻挑戰(zhàn)。通過選擇Cadence作為我們的首要EDA供應商，我們能夠降低總設計成本，消除風險之源，并提高進度的可預測性。”
華亞微已經更換了現有的設計工具，并將其模擬、數字與驗證設計流程整合到Cadence技術中，利用Cadence Encounter RTL Compiler – XL、Encounter Conformal® – XL、Encounter Test、Encounter Timing System-XL、SoC Encounter XL、Incisive® Design Team Simulator、Virtuoso Schematic Edito、Virtuoso Analog Design Environment L, Virtuoso Multi-Mode Simulation搭配Spectre GXL和Virtuoso QRC Extraction – XL。
“我們很高興看到華亞微在為其客戶提供更低成本芯片方面取得的巨大成功，以及他們在芯片設計方面取得的進步，”Cadence公司全球副總裁兼亞太區(qū)總裁居龍先生說。“為了將成本降到最低，并降低芯片設計的風險，Cadence已經帶領業(yè)界，并開發(fā)了端到端的解決方案。我們非常高興能夠與像華亞微這樣的客戶緊密合作，在更快的時間內提供高性能、低成本的創(chuàng)新高質量產品。”
華亞微在選擇了Cadence作為其首要的EDA供應商，并采用Cadence端到端企業(yè)解決方案后實現了此次成功，為高清電視、機頂盒和多媒體市場提供高性能芯片。該公司正在使用Cadence Encounter®、Incisive®和Virtuoso®設計技術，包括Virtuoso Multi-Mode Simulation，而且也在與Cadence就90納米低功耗與模擬/混合信號芯片設計方面展開合作。
“利用Cadence的解決方案，華亞微能夠享用到更順暢的設計流程，尤其是在可測試性設計流程方面，同時縮短了設計周期，”華亞微首席執(zhí)行官張飚說，“我們現在已經擁有完善的配置，能夠以更為縮小的尺寸提供低功耗芯片設計，應對數字電視和視頻處理市場的嚴峻挑戰(zhàn)。通過選擇Cadence作為我們的首要EDA供應商，我們能夠降低總設計成本，消除風險之源，并提高進度的可預測性。”
華亞微已經更換了現有的設計工具，并將其模擬、數字與驗證設計流程整合到Cadence技術中，利用Cadence Encounter RTL Compiler – XL、Encounter Conformal® – XL、Encounter Test、Encounter Timing System-XL、SoC Encounter XL、Incisive® Design Team Simulator、Virtuoso Schematic Edito、Virtuoso Analog Design Environment L, Virtuoso Multi-Mode Simulation搭配Spectre GXL和Virtuoso QRC Extraction – XL。
“我們很高興看到華亞微在為其客戶提供更低成本芯片方面取得的巨大成功，以及他們在芯片設計方面取得的進步，”Cadence公司全球副總裁兼亞太區(qū)總裁居龍先生說。“為了將成本降到最低，并降低芯片設計的風險，Cadence已經帶領業(yè)界，并開發(fā)了端到端的解決方案。我們非常高興能夠與像華亞微這樣的客戶緊密合作，在更快的時間內提供高性能、低成本的創(chuàng)新高質量產品。”
下載文檔本站聲明： 本文章由作者或相關機構授權發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內容真實性等。需要轉載請聯系該專欄作者，如若文章內容侵犯您的權益，請及時聯系本站刪除。
換一批
延伸閱讀
