我們已經(jīng)聽到太多關于TSMC在其40nm工藝上提升良率的難處，在這篇文章里，我從這些消息里進行揣測，并推斷出是什么原因阻止晶圓代工廠獲得可接受的良率。

最近，關于TSMC在40nm工藝的GPU生產(chǎn)過程中出現(xiàn)的超級低的良率的傳言很多，這個傳言最初的來源是FBR Capital Markets的Mehdi Hosseini寫的一篇報告，而EE Times的編輯Mark LaPedus引用了Hosseini的說法，“我們相信良率低到了20%到30%”。兩家圖形芯片巨頭和其他TSMC的大客戶對該情況非常不滿意，而TSMC也不得不低聲下氣的承認了要在40nm提升良率“非常有挑戰(zhàn)性”。

根據(jù)這篇報告，Hosseini還推測張忠謀(Morris Chang)回歸晶圓廠參與日常工作主要是40nm工藝的低良率造成的，但其實并沒有人會懷疑蔡力行(Rick Tsai)博士在處理這種情況下的管理能力。這樣看來，這樣做最有可能的目的是消除市場的恐慌。

正如我的一個同事指出的，這是新的工藝下進行ASIC設計時出現(xiàn)的很自然的現(xiàn)象。雖然北電(Nortel)也出現(xiàn)了這樣的事情，但如果你報廢了你四分之三的產(chǎn)品，你還怎么做生意呢?看看北電現(xiàn)在的情況吧。當然，我只是開個玩笑，北電的管理層不需要那么多技術問題就能讓公司垮掉。

我的問題是：“在一個工藝節(jié)點成熟之前，一家無晶圓公司就貿(mào)然進入，他能獲得什么呢?”另一個消息可靠的同事說是Nvidia的客戶逼著Nvidia采用該工藝的，他們認為工藝節(jié)點的縮小將有助降低Nvidia的GPU的生產(chǎn)成本，也許今天不行但接下去一定行。當然，這些客戶并不理會，如果Nvidia等到TSMC可以提供更高的良率時再進入，這樣可以節(jié)約多少成本。

這與DigiTimes對Nvidia轉(zhuǎn)移到40nm工藝的報道不謀而合。Nvidia目前轉(zhuǎn)移到40nm的產(chǎn)品是只為OEM做的，他們自己品牌的產(chǎn)品會在遲一些的時候轉(zhuǎn)移過去。

但到現(xiàn)在為止還沒有人強調(diào)良率提升“挑戰(zhàn)”的可能的信息來源。經(jīng)過同事們的內(nèi)部投票和外部網(wǎng)絡包括LinkedIn的調(diào)查，主要的因素可以概括為下面四點：

粒子控制一直都是一個問題，所以那只是一個假設。我認識的人沒有誰能夠說清楚內(nèi)部的信息，所以也就無從得知。類似的，沒有人確切知道TSMC是不是首次采用了e-SiGe。

但對TSMC 40nm工藝制造的兩款完全不同的芯片的分析顯示，在后端制造上還是不一樣的。Semiconductor Insights高級工藝分析師Xu Chang已經(jīng)徹底地分析了Altera Stratix IV和Nvidia GPU兩款40nm芯片。這兩款TSMC制造的40nm產(chǎn)品因為應用的不同有細微的差別。Altera PFGA采用寬松的設計規(guī)范，采用更大的門長度和更厚的門氧化物。然而，該裸片體積差不多是GPU的三倍(大概400平方毫米)，這增加了消除粒子失效的機會。更小的GPU設計性能更高，但結(jié)果是必須承受低良率的可能性。

Altera對于他們的Stratix FPGA的良率很滿意，所以你可以假設這相比Nvidia的產(chǎn)品要好得多。除了更大的PFGA裸片，良率還取決于Altera采用的不同的互聯(lián)方式。兩款器件都采用了TSMC 40nm平臺引入的low-k(ELK)介質(zhì)，然而，Altera產(chǎn)品的互聯(lián)堆棧的整體布線采用了無摻雜氧化物的厚銅金屬，物理力量得到了增強。Altera的器件上層有六層采用無摻雜氧化物的互聯(lián)，而Nvidia只有兩層。low-k電介質(zhì)相對比較弱，該問題在ELK上面會更遭一點。額外增加的穩(wěn)健的無摻雜氧化物上層有助于彌補FPGA下層的脆弱。

明顯的，Altera在工藝開發(fā)上與TSMC形成了緊密的合作。這表明了更高級的工藝發(fā)布時，需要所有的開發(fā)團隊——從設計到晶圓廠到封裝再到測試——進行更緊密的合作。當然，大部分FPGA的結(jié)構(gòu)都是重復的架構(gòu)，這讓Altera和TSMC的工程師能夠合作優(yōu)化相關的小電路模塊。盡管更復雜了，但可編程的邏輯模塊讓人覺得與大規(guī)模的SRAM陣列十分相似。新的處理器的產(chǎn)業(yè)標準演示平臺已經(jīng)可以在該處理器問世一年前在“真實的”電路上實現(xiàn)。

在LinkedIn網(wǎng)站上，有一個Semiconductor Insights的工藝分析咨詢板塊，一位SI的老同事Kevin Gibb評論到，“在這個級別下，英特爾在他們的90nm和65nm節(jié)點已經(jīng)經(jīng)歷過，晶體管在關閉狀態(tài)的高泄露電流必須得到考慮。因此我考慮的是門級泄露電流，基板的漏極擴散，和通道泄露電流。”

真的，我只是在講述一些可能性。我并不是說我已經(jīng)得出結(jié)論，但力學穩(wěn)定性看起來與其他因素一樣重要。如果你不同意或是有別的看法，請展開討論。如果寫東西太麻煩了，你可以立即參與我在LinkedIn上的投票。

FPGA行業(yè)的經(jīng)濟狀況不比GPU差，賣給OEM的FPGA比賣給復雜的PC系統(tǒng)的顯卡芯片還要多。盡管因為定價因素Altera可能會失去更多的芯片，但他們的生意比Nvidia做的好。

真正的問題是GlobalFoundries(AMD拆分出的獨立晶圓廠)怎樣才能得到好處?AMD(ATI產(chǎn)品線)在TSMC的40nm晶圓上獲得的結(jié)局與Nvidia差不多。因為AMD與GlobalFoundries的緊密關系，和失去晶圓代工先機的危險，TSMC的銷售人員也許會給AMD提供更好的出價，或者也許Nvidia也會從GlobalFoundries買晶圓。這是聰明的Nvidia不會排除的方案。

作者Don Scansen，SemiSerious博客的作者，是Semiconductor Insights的技術分析師，他是注冊專業(yè)工程師并是IEEE的高級會員。