TSMC授予全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計系統(tǒng)公司兩項(xiàng)“年度合作伙伴”大獎，以表彰其工程師在新興3D-IC與20納米芯片開發(fā)領(lǐng)域所做出的貢獻(xiàn)。這兩個大獎包括“CoWoS設(shè)計促進(jìn)與測試載體開發(fā)”以及“聯(lián)合提供20納米參考流程”--這是對其專業(yè)性、技術(shù)領(lǐng)先性的認(rèn)可，以及表彰Cadence致力于與晶圓廠合作伙伴緊密合作，促進(jìn)高級芯片設(shè)計與生產(chǎn)。

“TSMC的合作伙伴大獎證明了合作的力量，”Cadence硅實(shí)現(xiàn)部門研發(fā)高級副總裁Chi-Ping Hsu說，“通過這么多年的密切合作，我們已經(jīng)能夠?yàn)榭蛻籼峁┮环N更輕松的途徑，應(yīng)對其在3D-IC和20納米設(shè)計等重要領(lǐng)域面臨的最艱巨的挑戰(zhàn)。我們很自豪能夠獲得這些獎項(xiàng)，而真正的贏家是我們的客戶。”

“這些獎項(xiàng)是對Cadence在3D-IC與20納米設(shè)計方面所做工程貢獻(xiàn)的認(rèn)可，”TSMC設(shè)計架構(gòu)市場部高級主管Suk Lee說，“Cadence持續(xù)提供先進(jìn)技術(shù)，并且與TSMC密切合作，促進(jìn)半導(dǎo)體與系統(tǒng)設(shè)計的大步發(fā)展。”

TSMC最近選擇了Cadence?解決方案用于其20納米設(shè)計架構(gòu)。這些解決方案包括Virtuoso?定制/模擬與Encounter ?RTL-to-signoff平臺。TSMC還確認(rèn)采用Cadence 3D-IC技術(shù)應(yīng)用于其CoWoS(chip-on-wafer-on-substrate)參考流程;兩家公司開發(fā)了一款CoWoS測試載體，包括Cadence Wide I/O存儲控制器與PHY IP。